2016年12月_yundanfengqing_nuc

12月 11月 10月 09月 08月 07月 06月 05月 03月 02月 01月

原创延迟自相关和本地互相关（OFDM）

以延时自相关和本地互相关为基础的时间同步算法，通过延迟自相关运算进行帧检测，通过本地互相关运算进行符号同步，两者相互配合，最终获取接收帧同步位置，为FFT变换确定正确起始位置。

2016-12-29 10:06:47 2513

原创 dB分贝

dB（Decibel，分贝）是一个纯计数单位，原意为表示两个量比值的大小。一、简化数值，读写方便：X = 100000（即10^5），X（dB）= 10lg(X) = 10lg(10^5) = 50dB；X = 0.00001（即10^-5），X（dB）= 10lg(10^-5) = -50dB；二、简易运算，计算方便：1000×2=30dB+3dB=33dB。在电子工程领

2016-12-22 10:27:14 1149

原创自动增益控制

一、概念增益，实际就是指电路对输入信号进行放大的能力，不过习惯上放大倍数就是输出与输入信号幅度的比值，而增益一般指这个比值的对数函数，用dB表示。比如:A放大器的放大倍数是K=100，增益Z=20*logK=40.AGC--自动增益控制，实际就是对放大器A的放大倍数进行自动控制(调节)，利用负反馈的原理，对输出信号的幅值进行采样，得到一个控制电压，去反向调节A的放大倍数。

2016-12-21 16:57:10 3494

Vivaod FFT IP核调试例子

Vivaod FFT IP核调试例子，对8点[0 1 2 3 4 5 6 7]进行FFT 变换，Vivado仿真结果和matlab仿真结果一致。

2023-04-11

SI5341.pdf

LOW-JITTER, 10-OUTPUT, ANY-FREQUENCY, ANY-OUTPUT CLOCK GENERATOR

2020-10-14

特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试.pdf

本实例对 Altera 提供的 DDR2 控制器 IP 核模块进行操作，每 1.78 秒执行一次 DDR2 的写入和读出操作。先是从 0 地址开始遍历写 256*64bits 数据到 DDR2 的地址 0-1023 中；在执行完写入后，执行一次相同地址的读操作，将读出的 256*64bits 数据写入到片内 RAM 中。

2020-10-14

top_rs.zip

本工程实现了RS（255,223）的编码功能，并对两组数进行了RS编码的仿真验证，最终经matlab仿真验证，结果一致。

2020-06-23

DDR3读写时序分析

对DDR3的User Interface的Command时序以及读写时序进行了详细分析

2018-10-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 延迟自相关和本地互相关（OFDM）