yundanfengqing_nuc的专栏

目录1. 概述2. 参考文件3. SRIO协议介绍3.1 SRIO的数据流3.2 SRIO的数据协议3.3 SRIO常用FPGA支持的模式3.4 SRIO例程代码的时钟计算4. SRIO的例程代码结构4.1 SRIO发送模块详解4.1.1 发送数据部分代码功能说明4.1.2 接收响应部分的代码功能详解4.2 SRIO接收模块详解4.2.1 接收数据部分的代码功能说明4.2.2 发送响应部分的代码功能说明5. 疑点疑点1：疑点2：1. 概

目录原文链接：https://www.cnblogs.com/liujinggang/p/10072115.html一、RapidIO核概述二、RapidIO核接口说明2.1 逻辑层接口2.2 Buffer接口2.3 物理层接口2.4 寄存器空间三、使用RapidIO核3.1 设计指南3.2 时钟3.3 复位3.4 RapidIO协议简介四、RapidIO核配置五、总结六、参考资料一、RapidIO核概述　　RapidIO核的设计标准来源于

目录1. 概述2. 参考文件3. SRIO协议介绍3.1 SRIO的数据流3.2 SRIO的数据协议3.3 SRIO常用FPGA支持的模式3.4 SRIO例程代码的时钟计算4. SRIO的例程代码结构4.1 SRIO发送模块详解4.1.1 发送数据部分代码功能说明4.1.2 接收响应部分的代码功能详解4.2 SRIO接收模块详解4.2.1 接收数据部分的代码功能说明4.2.2 发送响应部分的代码功能说明5. 疑点疑点1：疑点2：1. 概

<时钟篇>前述：对于DDR3的时钟说明，在做DDR3的存储之前有必要把各个时钟说明白搞明白，下面我讲的是对MIG（Xilinx）的时钟操作使用；clock period时钟：在例化K7系列的MIG核时，作者通过仿真发现并且很明确的告诉你，这个时钟就是DDR3物理层的DDR3_CLK_P和DDR3_CLK_N的时钟，这个时钟的选择决定了DDR3存入和读取的带宽，一般根据项目的数据带宽需求进行选择。UI_clk用户时钟：这个时钟频率的大小和PHY to controller ...

1 Aurora 8B / 10B复位复位信号用于将Aurora 8B / 10B IPCORE 设置为已知的启动状态。在复位时，内核停止任何当前操作并重新初始化新通道。在全双工模块上，复位信号复位通道的TX 和RX 侧。在单工模块中，tx_system_reset复位TX 通道，rx_system_reset 复位RX 通道。gt_reset 信号复位最终复位内核的收发器。注意：tx_system_reset 与单工边带接口上使用的tx_reset 和rx_reset 信号分开。用例1：双工.

（1）Input Clock Period在原理图如下，这里的Input Clock Period是通过外部晶振产生的（2）Clock Period对应ddr3 IP核的ddr3_ck_n/ddr3_ck_p，是FPGA输出给DDR3的硬件上的对应关系如下：

1.DMA概念DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问。内存与内存（外设）交换数据不经过CPU。使用DMA的好处就是它不需要CPU的干预而直接服务外设，这样CPU就可以去处理别的事务，从而提高系统的效率，对于慢速设备，如UART，其作用只是降低CPU的使用率，但对于高速设备，如硬盘，它不只是降低CPU的使用率，而且能大大提高硬件设备的吞吐量...

特权同学，版权所有，转载请注明出处参考文档：ug586_7Series_MIS.pdfCommand时序首先，关于User Interface的Command时序，ug中只给出以下波形。简单的来讲，app_cmd和app_addr有效，且app_en拉高，app_rdy拉高，则该命令成功发送给DDR3 Controller IP；若是在app_cmd、app_addr和app_en都有效...