[2024华数杯B题]VLSI 电路单元的自动布局（思路、代码......)

  💥💥💞💞欢迎来到本博客❤️❤️💥💥

🏆博主优势：🌞🌞🌞博客内容尽量做到思维缜密，逻辑清晰，为了方便读者。

⛳️座右铭：行百里者，半于九十。

📋📋📋本文目录如下：🎁🎁🎁

目录

 ⛳️赠与读者

💥1 概述

📚2 完整题目及数据下载

🎉3 参考文献

🌈4 思路、Matlab代码、Python代码

---

 ⛳️赠与读者

👨‍💻做科研，涉及到一个深在的思想系统，需要科研者逻辑缜密，踏实认真，但是不能只是努力，很多时候借力比努力更重要，然后还要有仰望星空的创新点和启发点。当哲学课上老师问你什么是科学，什么是电的时候，不要觉得这些问题搞笑。哲学是科学之母，哲学就是追究终极问题，寻找那些不言自明只有小孩子会问的但是你却回答不出来的问题。建议读者按目录次序逐一浏览，免得骤然跌入幽暗的迷宫找不到来时的路，它不足为你揭示全部问题的答案，但若能让人胸中升起一朵朵疑云，也未尝不会酿成晚霞斑斓的别一番景致，万一它居然给你带来了一场精神世界的苦雨，那就借机洗刷一下原来存放在那儿的“躺平”上的尘埃吧。

     或许，雨过云收，神驰的天地更清朗.......🔎🔎🔎

💥1 概述

超大规模集成电路（VLSI，Very Large Scale Integration）将大量电路单元集成于单一芯片。随着设计复杂度增加，如今开展 VLSI 设计已离不开电子设计自动化（EDA，Electronic Design Automation）工具的支持。EDA 作为算法密集型产业，需要对数千种情境进行快速设计探索，是国家关键技术领域。其中，电路单元的自动布局是 EDA 研究的核心问题之一。

电路单元的自动布局旨在矩形布局区域内确定所有电路单元位置，以最小化单元之间总连接线长并避免单元重叠。由于这是一个 NP-难问题，通常分为全局布局和详细布局两个步骤。全局布局大致确定单元位置，允许单元重叠；详细布局则消除重叠并进一步优化。本问题聚焦于全局布局，将电路单元视为不同大小的矩形，矩形内分散有若干个连线接口，电路单元之间通过连线接口形成若干组连接关系。全局布局的目标是最小化总连接线长，同时满足单元密度约束。总连接线长等于每组有连接关系的电路单元的线长之和。由于布局阶段尚未实际布线，每组线长通常可通过半周长线长（HPWL，Half-Perimeter Wirelength）或直线型斯坦纳最小树（RSMT，Rectilinear Steiner Minimal Tree）估计，要求连线水平或竖直。HPWL 为连线接口外接矩形周长的一半，RSMT 为通过插入斯坦纳点构建的线段长度之和。单元密度约束通过将矩形布局区域网格化后计算。每个网格的单元密度等于与网格重叠的电路单元面积和网格面积的比值，限制不超过特定阈值。附件 1 提供全局布局的中间状态，包括每组有连接关系的电路单元及其连线接口名称、连线接口坐标和对应的 HPWL 和 RSMT 线长。附件 2 给出布局区域尺寸、网格划分粒度和密度阈值、电路单元的尺寸、坐标及其连线接口的基本信息。

请建立数学模型解决以下问题：

问题 1 图 2 展示了 3 组具有不同连线接口数的 HPWL 和 RSMT 线长估计示意图。RSMT 是布局阶段理想的线长表征，但是构建斯坦纳树是 NP 难问题。HPWL 简单有效，但对多连线接口情形估计偏小。根据附件 1 提供的信息，请设计一个与电路单元连线接口坐标相关的线长评估模型。该模型应满足：（1）每组估计线长与对应 RSMT 的差值尽可能小；（2）能应用于评估附件 1 中的总连接x线长。

图 2. 具有不同连线接口数目的 HPWL 和 RSMT 线长估计示意图。若布局仅包含这 3组电路单元连接关系，HPWL 和 RSMT 评估的总连接线长分别为 30 和 32。

📚2 完整题目及数据下载

通过百度网盘分享的文件：B题
链接：https://pan.baidu.com/s/1KCDjSUlHinYzsLvcLOlD-Q 
提取码：1v7f 
--来自百度网盘超级会员V5的分享

🎉3 参考文献

文章中一些内容引自网络，会注明出处或引用为参考文献，难免有未尽之处，如有不妥，请随时联系删除。

2024年第五届华数杯数学建模竞赛

🌈4 思路、Matlab代码、Python代码

资料获取，更多粉丝福利，MATLAB|Simulink|Python资源获取

回复：24华数杯B题