FPGA_计数与点灯_偶分频

一 理论

分频器，分为偶数分频，奇数分频，和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。

二 电路

开发板：

  输出信号输出至开发板拓展io口，使用示波器显示波形，检测信号频率。

三 信号

框图：

波形图：

四 代码

module divider_six
(
  input wire sys_clk,
  input wire sys_rst_n,

  output reg clk_out
);

reg [1:0] cnt;//定义中间变量。

always@(posedge sys_clk or negedge sys_rst_n)
   if(sys_rst_n==1'b0)//异步复位。
       cnt<=2'd0;//赋初值。
   else   if(cnt == 2'd2)
       cnt<=2'd0;//清零。
   else  
       cnt <= cnt + 2'd1；//计数。

always@(posedge sys_clk or negedge sys_rst_n)
   if(sys_rst_n==1'b0)//异步复位。
        clk_out<=1'b0;//赋初值。
     else      if(cnt==2'd2)
        clk_out<=~clk_out;//取反。
     else
        clk_out<=clk_out;//保持。

endmodule