实验二 使用MSI设计全减器

一、实验要求

使用一个3线-8线译码器74138和与非门设计一个1位二进制全减器，画出设计逻辑图，检测并记录电路功能。

二、实验设备

1．Mini-FPGA开发板（Cyclone IV系列EP4CE6F17C8）；

2．主要集成电路：74138译码器1片、2输入与非门4个、4输入与非门2个。

3．软件：Quartus II 13.1

三、设计过程                                          

真值表：

设A为被减数，B为减数，CI为本位被低位借位输入，CO为本位向高位进位输出，F为差值。据此可写出真值表：

函数表达式：

令, , ,则函数表达式为：

 

电路图：

在quartus中画好电路图，并将CI,A,B和CO，F分别定位到FPGA开发板拨动开关sw5,sw7,sw6及LED6,LED7上。之后做好波形仿真和下载测试结果验证。

1位二进制全减器电路图

四、实验结果及分析

波形仿真及下载测试结果分析：

输入CI,A,B按真值表顺序依次输入时，输出F，CO正常输出，符合实验要求。下载测试时改变拨动开关sw5,sw7,sw6状态，LED6,LED7正常发光，下载测试结果正常。

波形仿真图

五、实验心得

经过此次实验，一方面我对quartus软件的使用更加熟练，另一方面对74138的原理更加清晰，掌握了用其实现组合逻辑函数的过程，也理解了1位二进制全减法的借位和进位的实现过程。