一、实验目的
1. 熟悉 JK 触发器的逻辑功能。
2. 掌握使用 JK 触发器搭建同步计数器和异步计数器的设计方法。
二、实验仪器及器件
1. 数字电路实验箱,逻辑分析仪。
2. 器件:74LS74,74LS00,74LS08,74LS20 等。
三、实验原理
1.集成 J-K 触发器 74LS73 构成时序电路
注意:悬空就相应于接了高电平,在短时间的实验期间不会出错。但在 J-K 触发器中, 凡是要求接“1”的,一定要接高电平,不能悬空,否则会出现错误的翻转。触 发器的两个输出的负载过分悬殊,也会出现误翻。 J-K 触发器的清零输入端在 工作时一定要接高电平或连接到实验箱的清零端
2.74LS73的符号、特性方程、功能表、状态转换图
3.异步/同步计数器的设计。
一、实验目的
1. 熟悉 JK 触发器的逻辑功能。
2. 掌握使用 JK 触发器搭建同步计数器和异步计数器的设计方法。
二、实验仪器及器件
1. 数字电路实验箱,逻辑分析仪。
2. 器件:74LS74,74LS00,74LS08,74LS20 等。
三、实验原理
1.集成 J-K 触发器 74LS73 构成时序电路
注意:悬空就相应于接了高电平,在短时间的实验期间不会出错。但在 J-K 触发器中, 凡是要求接“1”的,一定要接高电平,不能悬空,否则会出现错误的翻转。触 发器的两个输出的负载过分悬殊,也会出现误翻。 J-K 触发器的清零输入端在 工作时一定要接高电平或连接到实验箱的清零端
2.74LS73的符号、特性方程、功能表、状态转换图
3.异步/同步计数器的设计。
四、Proteus仿真图展示
异步的实现仿真图
这是同步的仿真图
五、记录的波形图
注意:如果要使用异步实现,那么清零端一定要接入高电平或者用门电路来修改进制,不能什么都不接,这样会出现悬空状态。