- 博客(5)
- 收藏
- 关注
RSS订阅原创 Verilog数字系统设计教程第三部分练习七
学会在电平敏感列表的always中使用拼接操作、任务和阻塞赋值等语句，并生成复杂组合逻辑的高级方法。1.2 testbench语句：1.3 仿真波形：
2022-07-13 23:24:25
500
原创 Verilog数字系统设计教程第三部分练习六
函数调用的简单示范。采用同布时钟触发运算的执行，每个clk时钟周期都会执行一次运算，并且在测试模块中，通过调用系统任务$display及在时钟的下降沿显示每次计算的结果。1.2 testbench语句：1.3 仿真波形： 2.3 仿真波形： factorial模块中，operand和index的代码长度需不同，否则仿真报错（原因暂时我也不知道。......
2022-07-12 21:38:15
505
原创 Verilog数字系统设计教程第三部分练习三
题目：利用10MHz的时钟，设计一个单周期形状的周期波形。前20us为低电平，中间10us为高电平，后20us为低电平，周期为50us。testbench代码如下：实验波形如下 ：Verilog数字系统设计教程，夏宇闻，第四版。...............
2022-07-11 20:58:24
1978
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人