Verilog数字系统设计教程第三部分练习七

最新推荐文章于 2023-12-17 22:34:06 发布

丨风华正茂任逸帆

最新推荐文章于 2023-12-17 22:34:06 发布

阅读量586

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/A19980601/article/details/125773858

版权

本文是Verilog数字系统设计教程的第三部分，重点讲解如何设计4个并行输入数的高速排序组合逻辑，包括程序设计、testbench及仿真波形分析，旨在提升Verilog模块设计和高级组合逻辑应用能力。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

前言

（1）掌握任务在Verilog模块设计中的应用；

（2）学会在电平敏感列表的always中使用拼接操作、任务和阻塞赋值等语句，并生成复杂组合逻辑的高级方法。

一、4个并行输入数的高速排序组合逻辑

1.1 程序语句：

module sort4_1(ra,rb,rc,rd,a,b,c,d);
output [3:0]ra,rb,rc,rd;
input [3:0]a,b,c,d;
reg [3:0]ra,rb,rc,rd;
reg [3:0]va,vb,vc,vd;							//设置中间变量

always @(a or b or c or d)
	begin
		{va,vb,vc,vd} = {a,b,c,d};				//给中间变量赋值
		sort2(va,vc);								//将va和vb按从小到大排列
		sort2(vb,vc);
		sort2(va,vb);
		sort2(vc,vd);
		sort2(vb,vc