【文档+视频】Verdi基础教程

已于 2022-11-25 21:51:34 修改
阅读量8.3k 收藏 261
点赞数 34
分类专栏： 02、vcs和verdi的使用 文章标签： 音视频
于 2022-11-17 16:23:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Arvin_ing/article/details/127885457
版权

目录

前言

1.Verdi 环境配置

2.VCS 产生Verdi 波形

1、tb中加入相应的系统函数

2、makefile中加入相应的选项 

3.nTrace

1、如何调用Verdi？ 【重点】

2、如何查看包含的设计架构？

 3、如何查寻模块实例化的位置？【重点】

4、在nTrace中如何查找  模块和信号？【重点】

5、如何查寻字符串？【重点】

6、如何查看某个信号是被哪些信号驱动的？【重点】

7、如果查看某个信号驱动了哪些信号？【重点】

8、如何查找位于不同层次的驱动信号【跨层次查看信号，看最终驱动谁，或者看最终被谁驱动】？【重点】

9、如何查看设计有哪些信号？【重点】

4.nSchema

1、如何打开原理图

2、如何查看nShema Window中符号对应的源代码？

3、如何显示原理图中的各个信号/端口/模块名？

4、如何在当前的层次中查找某个信号？

5、使用 Fan-In Cone追踪某个信号的驱动逻辑？

6、如何产生 partial hierarchy schematic？

7、如何移动原理图中的器件？

5.nState

1、如何查看状态机视图？

2、如何查看状态的执行语句？[重点]3、如何查看状态的转移条件？

4、如何查看状态以及节点的相关源代码？【重点】

5、查看在什么时候状态机转移到某个状态？《与tb有关》

6、查看某一种状态转移【状态循环】情况是否会发生？

7、如何查看某个状态被执行了多少次？《与tb有关》

8、如何查看某个状态转移到某个状态的转移次数《与tb有关》

5.nWare使用

1、添加波形到nWave

2、添加信号到波形【重要】

3、查找某信号，添加到nWave中？【重要】

4、如何给Group重命名，排序，以及调整信号位置？

5、 缩小：【重要】

6、放大：【重要】

7、移动：【重要】

8、复制：

9、粘贴：

10、删除：【重要】

11、改变信号的颜色：【重要】

12、查看信号及变化：【重要！】

13、如何通过逻辑操作创建新信号？

14、如何添加marker？

15.总线操作：

16、如何查找信号的某个值、某个值跳转到某个值？

17、如何对比两个波形？

前言

通过此篇博客，能够了解到Verdi的环境配置、启动Verdi的方法、Verdi常用的操作方法。

配套教学视频介绍Verdi的基本使用方法

1.Verdi 环境配置

.bashrc中需配置三个路径

  • VERDI_HOME / NOVAS_HOME:  其实就是Verdi的安装路径
  • PATH  : 在Verdi的安装路径中，Linux能找到启动Verdi的快捷键
  • LD_LIBRARY_PATH  :  让Verdi找到相应的库文件，从而进行相应的仿真
export Verdi_HOME=$Synopsys_Dir/Verdi2015
export PATH=$Verdi_HOME/bin:$PATH
export LD_LIBRARY_PATH="/opt/Synopsys/Verdi2015/share/PLI/lib/linux64":$PATH
export LD_LIBRARY_PATH="/opt/Synopsys/Verdi2015/share/PLI/VCS/linux64":$PATH

2.VCS 产生Verdi 波形

1、tb中加入相应的系统函数

如异步FIFO设计：

initial begin
$fsdbDumpfile("fifo.fsdb");  //fifo.fsdb是波形文件名字，根据设计名字自行定义。
$fsdbDumpvars(0);            //0代表dump电路设计所有层次； 若为1，则代表dump1层。
end

在TB中要添加$stop或$finish，否则波形会一直dump下去。

2、makefile中加入相应的选项

#************parameter input*************
#※prepare the source list file and then make add the soucefile name
#for example ,the Verilog source file's name is vlog_list.f then :make norsim src_list=file_list
src_list = sim
simv_name = simv
vpdpluse_name = vcdpluse
cov_file_name = coverage
vdb_name = $(simv_name)
#************constant command************
#compile
NOR_VCS = vcs -full64 -sverilog +v2k -timescale=1ns/1ns -debug_all +notimingcheck +nospecify +vcs+flush+all -o $(simv_name) -f $(src_list).f -l compile.log 

#coverage compile switch
COV_SW = -cm line+cond+fsm+branch+tgl

#verdi dump wave compile option
VERDI_SW = -P /opt/Synopsys/Verdi2015/share/PLI/VCS/linux64/novas.tab \
/opt/Synopsys/Verdi2015/share/PLI/VCS/linux64/pli.a

#run option
RUN_GUI = -R -gui -l run.log
RUN_VPD = -R +vpdfile+$(vpdpluse_name).vpd -l run.log
RUN_COV = -R $(COV_SW) -cm_name $(vdb_name) -cm_dir ./$(cov_file_name) -l run.log
RUN_VER = -R +fsdb+autoflush -l run.log

#************command************
#normally sim
norsim:
$(NOR_VCS) $(RUN_GUI)

#post-process
postsim:
$(NOR_VCS) $(RUN_VPD)
dve -vpd $(vpdpluse_name).vpd

#coverage
covsim:
$(NOR_VCS) $(COV_SW) $(RUN_COV)
dve -covdir $(cov_file_name).vdb

#verdi
versim:
$(NOR_VCS) $(VERDI_SW) $(RUN_VER) 
//****$(NOR_VCS) ： 编译阶段—— 执行VCS普通编译过程,编译过程中产生simv.name文件;
//****$(VERDI_SW):  在编译过程中添加verdi开关选项，主要加入novas.tab类表文件和  pli.a 接口文件文件；
//****$(RUN_VER) ： 仿真阶段—— 主要用来产生 .fsdb 文件
verdi -sv -f $(src_list).f -ssf *.fsdb -nologo  
//****启动Verdi，并打开fsdb文件

#rm
clr:
rm -rf *csrc ./*.daidir $(simv_name) *simv* DVE* ucli* *.vpd *.vdb *.log *.fsdb *novas* *.dat *Log *rc *conf

3.nTrace

1、如何调用Verdi？ 【重点】

  • Verdi或verdi -nologo
  • makefile中的命令

2、如何查看包含的设计架构？

 3、如何查寻模块实例化的位置？【重点】

①在设计结构中双击实例化模块的名字 ->源代码窗口高亮了设计部分的模块名
②再双击高亮的模块名->看到在上层模块中的哪一行被调用了

4、在nTrace中如何查找  模块和信号？【重点】

或Shift+A：

 

 搜索通配符 * 

5、如何查寻字符串？【重点】

类似于文本查找功能。

或者快捷键斜杠/： 

6、如何查看某个信号是被哪些信号驱动的？【重点】

双击信号名，或者单击选中信号名然后点击：

 接着可以通过快捷键N查看下一个被赋值/驱动的位置 或者快捷键P查看上一个被驱动/赋值的位
置。 或点击L后的上、下箭头来选择。

7、如果查看某个信号驱动了哪些信号？【重点】

选中信号，然后点一下：


接着可以通过快捷键N查看下一个驱动其他信号的位置 或者快捷键P查看上一个驱动其他信号的
位置。或点击L后的上、下箭头来选择。

8、如何查找位于不同层次的驱动信号【跨层次查看信号，看最终驱动谁，或者看最终被谁驱动】？【重点】

9、如何查看设计有哪些信号？【重点】

 通过最右下方signal_list来查看，可以选择查看输入/输出等端口类型。

4.nSchema

1、如何打开原理图

选中设计 -> new schematic

2、如何查看nShema Window中符号对应的源代码？

双击对应的功能单元电路图，即可跳转到描述该单元的源代码

3、如何显示原理图中的各个信号/端口/模块名？

4、如何在当前的层次中查找某个信号？

 被查到的信号会高亮

5、使用 Fan-In Cone追踪某个信号的驱动逻辑？

①首先要用上面的办法来查找信号，高亮选中
②调用该工具：

这样就可以看到某个信号是如何生成的（可以通过View选项来显示信号名）

6、如何产生 partial hierarchy schematic？

用来查看与选择特定信号有关的逻辑/模块
①选择需要查看的信号（可以通过shift键来选择多个信号）
②：

选择查看与wclk和wrst_n有关的信号/模块/逻辑：

 

7、如何移动原理图中的器件？

 鼠标左键选中，按住右键进行拖拽。

5.nState

状态机查看器。
很多设计的控制器，状态机组成。
使用Verdi流程。

当拿到一个设计时，你想知道他是怎么工作的？可通过下面操作研究？

1、如何查看状态机视图？

①打开原理图


②双击相应状态机视图后，呈现状态机图

 

2、如何查看状态的执行语句？[重点]
3、如何查看状态的转移条件？

4、如何查看状态以及节点的相关源代码？【重点】

选择状态，然后使用鼠标中键拖拽状态到nTrace中的源代码视图中即可

5、查看在什么时候状态机转移到某个状态？《与tb有关》

  

①要依靠tb
②打开nstate后，要导入波形
③

 

 

6、查看某一种状态转移【状态循环】情况是否会发生？

 

 

7、如何查看某个状态被执行了多少次？《与tb有关》

 

8、如何查看某个状态转移到某个状态的转移次数《与tb有关》

5.nWare使用

1、添加波形到nWave

①我们要打开.v文件
②打开nWave然后打开.fsdb波形文件

③正式添加波形：
-快捷键G或者：

2、添加信号到波形【重要】

 -在nTrace中选中信号后，鼠标中键拖拽，或者ctrl+w进行添加

3、查找某信号，添加到nWave中？【重要】

①通过nTrave查找到该信号
②通过上面的方法进行添加
或者通过get signal来查找


4、如何给Group重命名，排序，以及调整信号位置？

重命名：

信号的拖拽：

通过鼠标中键进行拖拽。
 

5、 缩小：【重要】

快捷键z，或者100%匹配：F

6、放大：【重要】

左键拖选放大范围
shift+Z


ctrl+滑轮：进行放大或者缩小

7、移动：【重要】

鼠标中键按住信号拖拽
中键选择位置：

8、复制：

ctrl+P,或者右击信号，选择复制的选项
 

9、粘贴：

ins键，或者右击信号，选择粘贴的选项
（注意：可以通过鼠标中键选择粘贴的位置）

10、删除：【重要】

delete键

11、改变信号的颜色：【重要】

第一步：Tools->preferences->waveform->viewoption->waveformpane->general->paint waveform
with specified color/pattern

 第二步：选中信号，然后按快捷键C改变信号颜色：

12、查看信号及变化：【重要！】

 任意值：所有信号变化，一般会应用到组合逻辑的指示信号
信号沿：用于查找有效指示信号，比如使能信号
总线值：主要是用来查找数据信号
模拟值：查看比如函数发生器产生的正弦波信号

进制之间的转换：

 符号数之间的转换：

 状态寄存器显示为状态名字：

nTrace：

 或者nWave

可以通过移除关联从状态机名字恢复到原来的进制显示： 

 可以看到，我们打开过状态机视图之后，我们也就可以在状态名和进制之间转换了：

13、如何通过逻辑操作创建新信号？

14、如何添加marker？

shift+M


15.总线操作：

16、如何查找信号的某个值、某个值跳转到某个值？

 

 

17、如何对比两个波形？

Arvin 有点菜
关注
  • 34
    点赞
  • 踩
  • 261
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
Verdi 使用教程（持续更新中）
qq_31019565的博客
01-17 3万+
Verdi 基础教程 技术背景 在Design Flow中，有各种各样的Debug情景，我们也会花费大量的时间去Debug。但是在这个过程中会遇到各种各样的瓶颈，这会对Debug的效率造成影响。最直观的例子就是复杂的设计。无论是对设计的直观理解，还是设计多样化behavior所造成的Increase condition、design cause和effect scenarios，以及多Team的环...
Verdi使用教程.pdf
03-25
verdi
VCS+Verdi联合仿真详细教程
02-28
VCS+Verdi联合仿真详细教程
verdi简单使用方法
muyiwushui的博客
08-25 1万+
kdb选项 kdb选项是vcs选项，在进行vcs仿真时可以加入kdb选项；加入kdb选项后，vcs仿真会生成verdi的库文件，通常库文件为sim.daidir,库文件里面包含相应代码信息；利用库文件verdi可以快捷打开rtl代码而不需要重新编译； verdi打开代码办法 verdi -dbdir simv.daidir & verdi可以直接通过以上指令打开rtl代码； verdi直接打开波形及其相关rtl代码 verdi -ssf filename.fsdb Verdi可以直
IC开发——verdi基本用法
最新发布
飞鹤的程序员人生
05-28 2882
VCS和Verdi这两个工具，这两个工具目前都属于synopsys公司。VCS主要负责编译运行Testbench和RTL，并负责生成相应的波形文件。而verdi主要负责加载波形文件，查看信号的波形及其对应的代码来进行调试验证。Verdi最开始是由novas公司设计的，在2008年，被台湾的EDA厂家springsoft（源笙）收购了。在2012年，synopsys收购了spring soft公司，所以此时Verdi才正式属于synopsys。
Verdi快速上手技巧大全（更新版）
qq_54177358的博客
07-07 4164
Verdi使用技巧大全
2022/11/41 verdi使用中的常用快捷键
qq_45446541的博客
11-14 732
verdi使用技巧
Verdi快速使用技巧
yh13572438258的博客
11-22 2万+
目录 1.加载设计 2.加载波形 3.重新加载设计和波形 4.选择信号 5.查看波形 6.mark标记时间差 7.波形文件保存 *.rc 8.获取参数值 9.获取波形时刻里的值 10.新建组与对组重命名，显示信号全路径 11、改变信号和波形颜色 12.查看信号及变化 13.显示状态机及其名称 1.加载设计 veidi加载设计的脚本 run_verdi: verdi -sv -f tb_top_filelist.f -top tb_top & 告知软件...
Verdi中文教程（VCS+加法器案例）
qq_42240380的博客
01-06 1万+
//--------------------------------------------------------------------------------------// 作者：Daniel// 日期：2022.01.06// 联系方式：1759836240@qq.com// 版权：如需转载，请联系作者//-------------------------------------------------------------------------------------- 前言： 本文**适
Verdi简介
XtremeDV
11-02 2万+
3.1.1 Verdi的历史 相信做IC验证的朋友或多或少都使用过VCS和Verdi这两个工具，这两个工具目前都属于synopsys公司，但是Verdi的来源可谓一路坎坷。 Verdi最开始是由novas公司设计的，在2008年，被台湾的EDA厂家springsoft（源笙）收购了（我我最早使用Verdi的时候，是上海源笙提供培训）。在2012年，synopsys收购了spring soft公司，所以此时Verdi才正式属于synopsys。 联想一下，我们使用Verdi的时候会产生novas.rc和nov
Verdi详细使用总结
yh13572438258的博客
11-30 1万+
目录 一、Verdi简介 二、Verdi 使用目标 1.生成fsdb波形 三个变量 三个命令 两大方法 三大EDA厂商 2.查看fsdb波形和追踪RTL代码debug 一、Verdi简介 Verdi是一个功能强大的debug工具，可以配合不同的仿真软件进行debug,很多企业常用的就是VCS+Verdi的方式就行代码的仿真与检查。Verdi使用情形主要是IC验证工程师(Debug)，IC设计工程师(Review)。 二、Verdi 使用目标 ...
Verdi 基础教程
热门推荐
沧海一升的博客
04-26 3万+
Verdi基础
uvm+vcs+verdi基本平台搭建
11-09
uvm+vcs+verdi基本平台搭建,也许平台不是很难，但是网上没有 UVM 在 VCS 中的详细教程，但是对于初学者就是一道屏障，我探索了几天，下文将一步一步的举例子说明 UVM+VCS+Verdi 的 liunx 平台搭建过程
verdi详细安装文档
08-10
verdi 安装指南 verdi 是一个流行的EDA（Electronic Design Automation）工具，用于集成电路设计和验证。下面是 verdi 的详细安装指南： Step 1: 准备安装文件 在安装 verdi 之前，需要准备两个文件夹：verdi ...
Linux下VCS和Verdi的联合仿真实例教程
weixin_39896700的博客
10-09 4292
Linux下VCS和Verdi的初级使用## 标题 首先得在Linux下配置好VCS和Verdi的环境，这个方面我就不再这里赘述了，你可以在命令行输下which vcs和which verdi看有没有信息，有信息的话就说明已经安装。 要在Linux下用VCS仿真和Verdi看波形，首先需要3个主要的文件，rtl设计文件，也就是Verilog的设计.v文件；testbench文件，也就是给你的设计模块产生激励，用来测试发信号的文件，也是.v文件；还有就是file list文件，就是把你的testbench和r
VCS+Verdi ubuntu18.04安装教程
q774318039a的博客
08-07 6208
ubuntu安装vcs的步骤
Verdi的简单使用命令笔记
u011974971的博客
11-27 1万+
1 通过flist查看代码结构 verdi -f 包含工程的file的list的文件（如flist.f） -top 工程的top-name & 注1：“&”的作用——允许在后台运行，即在命令之行窗口使用了ctrl+c后打开的verdi窗口也不会关闭 注2：“-top 工程的top-name”的作用——这样打开后工程目录结构是清晰干净的 注3：flist.f里的保存的都是各个工程文件的路径，可以是绝对路径，也可以是相对路径（写相对路径时一定要确定写对） 2 在verdi的波形文件中添
Verdi操作小结
StephenX9760的博客
12-04 1万+
Verdi操作小结
Verdi的使用技巧
m0_51691711的博客
08-07 5977
最近在使用Verdi，于是结合自己使用，以及网络上他人总结过的使用技巧进行了一个汇总在新一次仿真完成之后可选中波形或设计文件L（shift+l）重新加载波形或设计文件，也可点击file->reload design。若是没有自动添加波形可以，在nWave界面使用快捷键g加载信号，在弹出的窗口中选择需要添加的信号，点击apply手动添加信号。鼠标左键可以定位一条黄色的时间线，鼠标中键可以定义一条白的时间线，点击nWave界面的Δ可以获得这两条时间线内的放大波形，Δ后可获取时间差。
vcs+verdi联合仿真
11-02
VCS Verdi联合仿真是一种基于VCS仿真工具和Verdi调试工具的联合仿真方法。联合仿真是指在同一个环境中同时运行仿真和调试工具，以便更高效地进行验证和调试。 VCS是一种主流的硬件描述语言仿真工具，能够将设计描述文件（如Verilog、VHDL等）转化为模拟器可执行的形式，并模拟电路的工作过程。而Verdi是一种交互式仿真调试工具，可以用于可视化、调试和分析仿真结果。 VCS Verdi联合仿真的主要优势在于可以在仿真过程中实时查看、分析和调试电路的内部状态。具体来说，它提供了一系列调试功能，如信号波形查看、信号跟踪、分层分析、变量监视等。 通过VCS Verdi联合仿真，设计人员可以更加直观地了解和分析电路的行为，快速找出设计中的错误和问题。这对于复杂的设计来说尤为重要，因为它可以提供更好的可视化效果和更强大的调试功能。 同时，VCS Verdi联合仿真还可以与其他验证工具、验证环境和设计手段进行集成。这意味着设计人员可以更加方便地利用其他工具和方法来辅助验证和调试，提高设计的可靠性和效率。 总的来说，VCS Verdi联合仿真是一种强大的验证和调试方法，通过将VCS仿真工具和Verdi调试工具联合使用，可以提供更好的仿真和调试体验，帮助设计人员更好地完成复杂电路的验证和调试工作。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值