当我们使用 Xilinx 14.7 和 Vivado 2013.4 以及 MATLAB 2013a 编译环境,利用 Sysytem Generator 里 Divider Generator 、 DSP48 进行建模时候,运行仿真可能会遇到如下错误:
"ERROR: [Ipptcl 7-5] XIT evaluation error: Invalid file name:
c:/Users//AppData/Local/Temp/xlsim5304f571/hdl_netlist/xelab.srcs/sources_1/ip/div_gen_v5_1_1/div_gen_v5_1_1_ooc.xdc"