【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录

MATLAB教程目录

---------------------------------------------------------------------------------------

目录

1.软件版本

2.本算法理论知识和IP核配置方法

3.核心代码

4.操作步骤与仿真结论

5.参考文献

---

1.软件版本

vivado2019.2

2.本算法理论知识和IP核配置方法

       在数字信号处理、图像处理等领域中，经常需要对实数进行除法运算。实数除法器是实现这一运算的核心部件。在数字信号处理过程中，除法器的使用较为广泛，但是在FPGA中，除法的实现较为复杂。Vivado核是Xilinx公司推出的一种高级综合工具，它可以将HDL代码转换为可配置的硬件结构。使用Vivado核可以大大简化FPGA的设计过程。

其配置过程如下：

找到除法器IP核，divider Gernerator