鋪銅Plane
1.1 不要铺成尖角出现,会变成电磁波的能量辐射出去,请将铺成弧!
![](https://i-blog.csdnimg.cn/blog_migrate/846d87b8aa246baabc0f20ac77393ddb.png)
1.2 铺铜连接方式,请设定为direct connect ,不要设定relief connect;目的为增加下地PAD的接地面积
![](https://i-blog.csdnimg.cn/blog_migrate/5155d48883c3132d37ae9e4d772d9645.png)
2. 元器件接地的脚周围的尽量多打下地via
2.1 多打via,减少寄生电感的影响,增加接地性
2.2 Via要打得巧,紧靠下地pad(切记打在pad上面,防止元件吃锡不足)
2.3 多打下地via,减少回流面积。
![](https://i-blog.csdnimg.cn/blog_migrate/5e1fbdc24a5dc8738b09cedb9b9272dd.png)
3. RF输入输出(pin3 & pin4)电路中下方不能有电源走线
3.1:高频线与 电源会相互干扰,会影响power 及感度 输出
4. IC PCB 封装底部请打九个via下地
4.1 QFN封装,底部为地,必须通过一些via将芯片地与PCB地很好的结合起来
4.2 IC背面接地区域四角尽量延伸与toplayer大地相连,增加IC底部接地面积
![](https://i-blog.csdnimg.cn/blog_migrate/9619c38c27224985a3981817372c01ae.png)
5. 在射频前端电路,相邻电感要相互垂直放置,以避免互感,减少耦合
![](https://i-blog.csdnimg.cn/blog_migrate/d38d9987e786177ec46e8695aa3c6353.png)
5.1 L3与L4之间之间打via走一段地线做隔离
5.2 Pin4与pin5之间打via走一段地线做隔离
5.3 由于L3与R2并联,L3应该选择更靠近IC pin脚
![](https://i-blog.csdnimg.cn/blog_migrate/9f2392ea9d4f1ddfb8f560043abe8d57.png)
6. 电路元器件,尽量丝印紧靠,并使用较小封装
6.1 目的是减少两元件之间的走线,减少走线的电感量产生
![](https://i-blog.csdnimg.cn/blog_migrate/61518efed41fbcfa34b671057bac941f.png)
7 电源走线
7.1 电源滤波电路中的电容尽量靠近VDD pin脚,以确保滤波电容与进入VDD的环路面积最小
7.1.1 强调一点:参考电路中的电源滤波电容一个都不能少,每个电容都有其不同的作用,少了会有死机或振荡现象
7.1.2 进入IC之前,电源先经过大电容,再经过小电容滤波(小电容靠近IC pin,大电容放外面)
![](https://i-blog.csdnimg.cn/blog_migrate/30f6483140f1df42add016a42cef46c6.png)
8. 晶振
8.1 晶振size3225,PCB封装中间是可以走线的
8.1.1 晶振有49S插件;还有size更小的2520贴片封装
8.2 晶振尽量靠近IC,减少晶振走线长度,同时晶振及其晶振走线下方不要走任何走线
8.3 晶振接地PAD,请在PAD边缘多打下地via,(切记不要打在pad上面,防止晶振吃锡不足)
![](https://i-blog.csdnimg.cn/blog_migrate/a12234c33f41b0d9c26aba0ddfce2658.png)
9. 务必要留出测试点,为了for研发调试及治具测试 测试点size直径最少大于1.5mm 两测试点之间大于2.0mm
9.1 留出SPI测试点 (SCS SCK SDIO GIO1 GIO2)
9.2 留出REGI(电源)及GND测试点
9.3 留出RF测试点及RF参考地测试点
![](https://i-blog.csdnimg.cn/blog_migrate/a695e80bb9614b50197bc76aa52e421f.png)
10. 滤波器架构
10.1:滤波器架构是为了for法规使用,如果不过法规,滤波电路可以省掉,或者用来调适与天线的50ohm匹配
![](https://i-blog.csdnimg.cn/blog_migrate/ffc622bed12874b3e29d3b8dfe549843.png)
11. 电源VDDA走线
11.1 电源VDDA走线建议下图
11.2 Pin7为锁相环电路,VDDA走线请远离锁相电路,不要走在其下方
11.3 不建议电源VDDA走线走IC正下面,请走IC外围
![](https://i-blog.csdnimg.cn/blog_migrate/49f56bbe93697169d1f4a15fe98852e9.png)
12.洗板
12.1 板厚:0.8mm
12.2 板材:FR-4
12.3 表面:镀化金
12.4 Via :盖油