在Cadence Allegro设计软件中,飞线(Net)是指连接电子元件的线路。有时候,在设计过程中,我们可能需要隐藏一些飞线,以便更好地理解设计和提高可读性。本文将介绍Cadence Allegro中隐藏部分飞线的三种常用操作,并提供相应的源代码示例。
- 使用Net Hide工具
第一种隐藏部分飞线的方法是使用Cadence Allegro的"Net Hide"工具。该工具可用于选择性地隐藏特定的飞线。以下是使用Net Hide工具隐藏飞线的步骤:
步骤1:打开Cadence Allegro设计软件,并载入您的工程文件。
步骤2:从菜单栏选择"Place" -> “Net Hide”,打开Net Hide工具。
步骤3:在Net Hide工具界面中,点击"Add"按钮,然后选择要隐藏的飞线。您可以通过输入名称、过滤器或使用选择工具手动选择要隐藏的飞线。
步骤4:选择完要隐藏的飞线后,点击"OK"按钮。
步骤5:隐藏的飞线将不再显示在设计图中。要取消隐藏,可以再次打开Net Hide工具,并选择要取消隐藏的飞线,然后点击"Remove"按钮。
下面是使用Net Hide工具隐藏飞线的示例源代码:
place net_hide
add -name "Net1"
add -name "Net2"
add -filter "VDD*"
ok
- 使用属性编辑器
第二种隐藏部分飞线的方法是使用属性编辑器。属性编辑器可以修改飞线的属性,包