Allegro 隐藏GND的飞线/元件对齐/更新封装/删除多余走线和覆铜/生成闭合outline等问题

A.布局时隐藏GND和POWER的飞线

点击下图所示按钮

在Properties -> General Properties -> No Rat, 这里可以修改显示不显示Rat(鼠线)。

B.布局时元器件等间距排列、对齐

在placement模式下，选中想要对齐的元件（只支持同层），在基准元件上右键， align components，自己看option栏填你想要的间距

C.布局时更新封装

FPM生成的.dra .psm .pad .ssm 文件要一起移植
修改后Place->update symbols

选择需要更新的封装点refresh
其他几个勾选框：
Keep design padstack names for symbol pins 修改的器件保持相同的焊盘名称
Update symbol padstacks from library 更新焊盘
Reset symbol text location and size 重置器件字符位置和大小
Ripup Etch 移动时显示飞线
Ignore FIXED property 忽略被固定的属性

D.布局时多个过孔整齐摆放

Palce–>Via arrays–>Matrix 命令放置好VIA后，鼠标左键单击下，VIA就放好了，然后再done.

E.布线结束时删除多余走线

方法一：
tools->Reports->Dangling lines report，可以看到所有的多余走线的位置坐标，点中坐标，鼠标就自动跑到相应的坐标处，然后逐一删除就可以啦。

方法二：
执行高亮命令，在 find by name中选择 net然后再输入dummy，即可！

F.布线结束时删除多余覆铜

先点击X删除键，然后在Find选项框里点All off免得删除了别的东西，再选中shapes，这样就可以任意删除铺铜了。如果铺铜被Fix了是不能删除的，那么需要用UnFix铺铜后再进行删除。

G.布局时OUTLINE层不是闭合曲线怎么生成Route Keepin

（转载自：https://blog.csdn.net/u010614434/article/details/108761270）
如果Outline是闭合Line，则使用Z-Copy生成；
单击Edit–>Z_copy；
在Options中设置Class为RouteKeepin，Subclass为All，size中勾选contract，Offset中填入20；

注：Contract为内缩，Expand为外延，offset为偏移量，Routekeepin和PackageKeepin区域都是要内缩。
单击Outline层,则生成Routekeepin区域。

若Outline不是闭合曲线，则使用如下方法进行；
选择Shape–>Compose Shape，Options面板设置为Outline层，然后框选Outline层曲线，则自动生产shape类完整图形，再使用上述1所示方法进行Z-Copy即可。

H.布线时无法选中器件

当发现Find全灰色，甚至鼠标右键都无效时，点击：Setup->Application mode->General Edit即可

H.布线时出现的问题

布线的Gridless 是指布线是否不受栅格影响，一般勾上
snap to connect point 捕捉到连接点
replace etch 是是否替原来走线，如果勾选上，两点之间新的走线会替之前的走线。如果不勾选，则二者都会保留
Bubble 气泡走线，指走线会像气泡一样推挤：
off是关闭推挤；
hug only推挤走线的时候只是hug(拥抱)不会移动走线；
hug perferred推挤走线的时候优先hug(拥抱)走线；
shove preferred推挤走线的时候会移动已经走好的线和过孔。
附属选项 shove via 推挤过孔
off关闭推挤过孔
minimal极小的推挤过孔
Full可以完全挤开过孔
Clip dangling clines 裁剪垂直的clines