【计算机组成原理】运算器组成实验

运算器组成实验

一、多位串行加法器和多位可控加减电路的设计

(1)1.8位串行加法器设计

• 一位全加器FA封装电路图
  
• 8位串行加法器电路图
  
• 8位串行加法器无溢出测试：
  
  
  
  
• 8位串行加法器溢出测试：
  
  

(2)8位可控加减法器设计

• 8位可控加减法器电路图
  
• 8位可控加减法器测试图
  • 8位可控加减法器加法测试图
    
    
    
    
  • 8位可控加减法器减法测试图
    
    
    

二、快速加法器设计

(1)4位先行进位电路设计

• 4位先行进位电路图
  

(2)4位快速加法器设计

• 4位快速加法器电路图
  

• 4位快速加法器逻辑表达式：
  $G_i=X_i{Y}_i$
  $P_i=X_i\oplus Yi$
  $S_1=P_1\oplus C_0$
  $S_2=P_2\oplus C_1$
  $S_3=P_3\oplus C_2$
  $S_4=P_4\oplus C_3$
  $C_1=G_1+P_1{C}_0$
  $C_2=G_2+P_2{G}_1+P_2{P}_1{C}_0$
  $C_3=G_3+P_3{G}_2+P_3{P}_2{G}_1+P_3{P}_2{P}_1{C}_0$
  $C_4=G_4+P_4{G}_3+P_4{P}_3{G}_2+P_4{P}_3{P}_2{G}_1+P_4{P}_3{P}_2{P}_1{C}_0$

• 4位快速加法器测试：
  
  

(3)16位的快速加法器设计

• 16位的快速加法器设计
  

(4)32位的快速加法器设计

• 32位的快速加法器电路图
  
• 32位的快速加法器测试图
  
  
  

三、ALU单元设计

(1)32位ALU单元设计

• 32位ALU单元设计图
  
• 32位ALU单元测试电路
  
• 32位ALU单元测试结果
  

四、阵列乘法器设计

(1)5位乘法与门阵列

• 5位乘法与门阵列电路图
  
• 5位阵列乘法器测试
  
  
  

(2)不带符号的5位阵列乘法器

• 不带符号的5位阵列乘法器电路图
  
• 不带符号的5位阵列乘法器测试
  
  

五、阵列除法器设计

(1)一位可控加减单元的电路设计

• 一位可控加减单元电路
  

• 一位可控加减单元测试
  
  

(2)4位阵列除法器设计

• 阵列除法器电路图