Verilog按键消抖是FPGA学习时的一个入门教程,为避免眼高手低,还是再次分析与记录一下。此处着重介绍按键消抖的基本原理,对按键消抖与检测的关键技术进行分析,并进行功能仿真。
一、按键消抖基本原理
1、按键消抖必要性
物理按键释放与按下时均会出现抖动,抖动时间约为5-10ms。这就意味着,在按键按下以及释放的5-10ms内,按键的输出为高电平还是低电平是不断抖动的,在0-1之间频繁切换。
如果不进行按键消抖操作,会出现异常触发。比如按键按下一次,但是检测电路将m次抖动也检测进去,会造成输出异常。
2、按键消抖原理
按键消抖原理简单,即通过适当延迟,通过检测延迟前后按键输出电平值,判断按键是否被按下或是释放。延迟使得按键抖动部分不会被检测到,滤除掉抖动的影响,实现了按键消抖。而不必担心因为按键消抖延迟时间的存在,导致真实按下或释放按键被漏检。(因为检测延迟时间极短为10ms,试想,要出现漏检至少应该100下/s,这是不可能的)
二、按键消抖检测关键技术
边沿检测
按键检测实际为边沿检测,在不同电路设计下按键按下与释放对应于不同的输出电压,但是无非就是按下为0释放为1,或者按下为1释放为0的区别。
上升沿检测:检测信号从0-1的变化,检测形式为 ~a_r & a(a为信号当前值,a_r为信号上次采样值)
下降沿检测:检测信号从1-0的变化,检测形式为 a_r & ~a (a为信号当前值,a_r为信号上次采样值)
三、仿真相关
假设按