Verilog实现FIFO专题（4-FIFO阈值和FIFO深度设置）

最新推荐文章于 2023-12-08 10:59:29 发布
最新推荐文章于 2023-12-08 10:59:29 发布
阅读量2.4k 收藏 30
点赞数 4
分类专栏： 数字IC基础 # 数字IC/FPGA/Verilog基础 文章标签： fpga verilog fifo
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/CLL_caicai/article/details/104540844
版权

之前我们讨论了FIFO的基本概念，分析了FIFO最小深度的计算，并在此基础上对同步FIFO进行了描述；这一部分工作详见：

Verilog实现FIFO专题（1-FIFO基础：简介/应用/分类/参数等）

Verilog实现FIFO专题（2-FIFO深度计算）

Verilog实现FIFO专题（3-同步FIFO设计）

此处不再赘述。我们现在将目光放到FIFO阈值以及阈值与FIFO深度的关系上；设计同步FIFO时，我们只关心FIFO深度取多小就不会导致溢出、只关心FIFO写满以后full标志有效，不再存储新来的数据；但是未考虑FIFO满时写入数据的丢失，以及FIFO读取数据的效率问题；而实际中这些问题都是不可忽视的，有必要对FIFO阈值进行了解，以指导我们的设计；

目录

一、FIFO阈值概念

二、将满阈值以及FIFO深度的设置

三、结论

四、参考文献：

一、FIFO阈值概念

如上所述，我们不仅要关注FIFO何时满/空，满/空了以后不再进行写/读操作。也要关心FIFO满时写数据是否丢失，FIFO空时读数据是否有效；仅仅根据FIFO的full和empty来判断模块是否停止写入或读取数据是不行的，因为实际电路

最低0.47元/天 解锁文章
CLL_caicai
关注
  • 4
    点赞
  • 踩
  • 30
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Verilog实现同步FIFO(附Verilog代码)
qq_40919669的博客
05-05 1万+
概述 本文为verilog实现同步FIFO的一种方法。fifo作为一种先入先出队列，其本质就是一块存储区域，而先入先出的特性让其读写十分方便，不需要控制地址。而我们在设计的过程中，就是要把读写信号与内存中的地址联系起来。 实现难点 本文利用预先定义二维数组寄存器作为fifo的存储空间。 直白一点讲，一块存储空间存满了就写不进去了，读空了就读不出来了。 verilog实现同步fifo的难点就在于空满标志状态的设计。 读写指针的工作原理 　　读指针：总是指向下一个将要被写入的单元，复位时，...
同步FIFO和异步FIFO的Verilog实现（代码仿真实现）
小灰灰的FPGA的博客
04-01 1410
同步FIFO和异步FIFO的Verilog实现 一、同步FIFO 1、同步FIFO的Verilog实现 module class_6_fifo#( parameter Width = 16, parameter Depth = 4 )( input wire i_clk , input wire
同步FIFO的Verilog实现
06-15
同步fifo的实现，比较规范，可做代码风格参考
同步FIFO的实现（Verilog代码及仿真波形）
weixin_63908341的博客
08-24 2172
同步FIFOVerilog代码设计及简单测试验证
FIFO设计（Verilog）
热门推荐
huangzhicong3的博客
09-01 1万+
为了应付找工作的需要，打算学习一些fifo相关的内容，首先是从fifo的设计开始： fifo的种类 通常，可分为同步fifo和异步fifo，但是实际上我更倾向于称为共时钟fifo和分时钟fifo（xilinx的叫法：common clock FIFO and indpendent clock FIFO），下面的图片是xilinx的《FIFO Generator》文档中的FIFO框图 共时钟FIFO 从上面的框图可以看到，FIFO的组成部分主要为三块：存储模块、指针计数器、判断逻辑。其中，存储模块主要用于
异步FIFO的Verilog代码实现-包含将满和将空判断信号
10-09
异步fifo的verilog实现 该资源是实现了的通过异步fifo进行跨时钟域传输的Quartus2工程,在不同的时钟域进行fifo数据读写,并用读写地址的格雷码判断fifo空满产生以及将空将满信号产生。
fifo.rar_FIFO 深度_VHDL语言fifo_verilog 深度 fifo_verilog编写fifo
09-19
深度256的异步fifo 使用verilog语言编写的，能够实现简单的读写，存储功能！
同步FIFO的verilog实现（1）-计数法
10-27
同步FIFO工程文件 vivado19.2版本
异步fifo verilog代码.rar_fifo verilog 实现_fifo的读写_异步FIFO
09-15
实现了一种异步时钟同步的fifo设计，可实现不同时钟域读写fifo的互联
异步fifo的verilog实现
07-08
该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有...
Verilog实现的FIFO模型
05-10
使用verilog实现了FIFO的基本功能，通过仿真测试
Verilog | FIFO简单实现
qq_45776815的博客
05-25 2272
FIFO( First Input First Output)简单说就是指先进先出，也是缓存机制的一种，下面是我总结的 FIFO 的三大用途：1)提高传输效率，增加 DDR 带宽的利用率。比如我们有 4 路视频数据缓存到 DDR 中去，比较笨的方法是，每个通道视频数据对应一颗 DDR。现在对于 DDR 来说非常浪费，因为现在的 DDR3 可以跑 1600Mbps DDR4 可以跑到2400Mbps，如果你还是把一路视频数据对应一颗 DDR 显然严重浪费了带宽。
FPGA的Verilog设计（二）——异步FIFO
最新发布
weixin_51116586的博客
12-08 1313
在上篇文章同步FIFO中简要介绍了FIFO的基本概念以及同步FIFO的实现。本篇文章将重点介绍异步FIFO的工作原理以及硬件实现。
基于Verilog的同步FIFO原理及例题
NJUzzf98的博客
06-07 1240
FIFO基本原理、 三种不同思路的基于Verilog的同步FIFO例题 思路一：拓展地址位宽 思路二：增加判断标志 思路三：计数器
手把手教你学DSP 28335学习笔记
newbie的博客
10-31 9707
本文转载连接：https://blog.csdn.net/nvh12138/article/details/79970985 DSPF28335学习笔记 1.GPIO GPxMUX(功能选择寄存器)， GPxMUX.bit=0配置为I/O功能。GPxMUX.bit=1配置为外设功能。复位时所有GPIO配置为I/O功能。 GPxDIR（方向选择寄存器），0为输入，1为...
fifo的相关知识点
Pual_Georg的博客
11-01 275
​ 对于prog_full和prog_empty，可以设置为单阈值(single)和多阈值(multiple)，设置单阈值时，大于或等于(小于或等于)阈值就会断言满(空)信号。而设置多阈值，就可以出现滞留效果，以prog_full为例，当设置assert threshold为100，negate threshold为80时，当FIFO中数据没到100时，只有大于100后才会断言满，而此时断言满之后被读到100以下后，FIFO仍然认为是满的，只有持续读到小于80，才会认为未满，即negate。
Verilog实现FIFO设计（二）之异步可变位宽，可变深度
凳子花❀的博客
08-15 2205
请查看：异步FIFO—Verilog实现 写的非常好，此处不再赘述。 补充一下采用博主代码实现时候的一些问题（可能是我个人的问题）： 在fifo_async这个模块中的下列代码： //=========================================================write fifo genvar i; generate for(i = 0; i < data_depth; i = i + 1 ) begin:fifo_init always@(posedg
FIFO(三)——FIFO高级原理
秋之的博客
07-29 5001
对于读写同时进行的FIFO，设写时钟的频率为fw，读时钟的频率为fr，写入数据的方式为每B个时钟写入A个数据，读数据的方式为每X个时钟读出Y个数据，计算深度有个必要条件就是“一段时间内”，写数据的个数等于读数据的个数，即吞吐量要相同，即AB∗fw=YX∗frBA​∗fw​=XY​∗fr​。FIFOdepth=burstlength−(burstlengthfw[fr∗YX。......
Verilog基础知识（异步FIFO）
maxwell2ic的博客
07-18 3632
本文主要内容来自Clifford E. Cummings的 Simulation and Synthesis Techniques for Asynchronous FIFO Design 这篇文章的总结和个人理解。 一、FIFO简介 　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简...
verilog实现fifo
03-28
以下是Verilog实现FIFO的示例代码： module fifo ( input clk, input reset, input write_enable, input read_enable, input [7:0] data_in, output reg [7:0] data_out, output reg empty, output reg full ); parameter DEPTH = 8; // FIFO的深度 reg [7:0] memory [0:DEPTH-1]; // 存储FIFO数据的内存 reg [2:0] write_pointer = 0; // 写指针 reg [2:0] read_pointer = 0; // 读指针 always @(posedge clk) begin if (reset) begin // 复位FIFO write_pointer <= 0; read_pointer <= 0; empty <= 1; full <= 0; data_out <= 0; end else begin if (write_enable) begin // 如果写使能被置位 memory[write_pointer] <= data_in; // 将数据写入内存 write_pointer <= write_pointer + 1; // 写指针指向下一个位置 if (write_pointer == read_pointer) begin // 如果写指针追上了读指针 full <= 1; // FIFO已满 end else begin empty <= 0; // FIFO不为空 end end if (read_enable) begin // 如果读使能被置位 if (read_pointer == write_pointer) begin // 如果读指针追上了写指针 empty <= 1; // FIFO已空 end else begin data_out <= memory[read_pointer]; // 从内存读出数据 read_pointer <= read_pointer + 1; // 读指针指向下一个位置 full <= 0; // FIFO不满 end end end end endmodule 这是一个简单的FIFO实现，深度为8，使用单字节数据。数据的读写由write_enable和read_enable信号控制。如果FIFO已满，写操作将被忽略，如果FIFO已空，读操作将被忽略。在读/写操作时，相应的指针将指向下一个位置。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值