数字逻辑电路

一、数字逻辑基础

进制转换与码制转换

1、 二进制 -> 十进制：按权展开法
2、 十进制 -> 二进制：
1.按权计算法：
整数部分：除2取余法
小数部分：乘2取整法
2.拆分法：将十进制大数拆成若干二进制对应的十进制数加减，然后进行二进制加减即可
3、 二进制 <-> 十六进制：四位一体法
4、 二进制 <-> 八进制：三位一体法
5、 十进制 -> 十六进制：十进制 -> 二进制 -> 十六进制
6、 BCD码：利用4位二进制码表示一位十进制数
例如：5421 BCD码：
1000 —— 5
0100 —— 4
0010 —— 2
0001 —— 1
7、 ASCII码：每个数位的二进制码的高位加 011
0的ASCII码位011 0000，以此类推
8、 格雷码：
二进制转换为格雷码的方法：
1、格雷码的最高位与其二进制码的最高位相同
2、从左到右，逐一将二进制码的相邻两位相加，舍弃进位，作为格雷码的下一位
101101 -> 111011(格雷码)
格雷码 -> 二进制码：
1、二进制码最高位与格雷码最高位相同
2、将产生的每一位二进制码与其下一位格雷码相加,舍弃进位,作为二进制码下一位

逻辑运算与逻辑门

1、对于一个n输入端的门，其输入取值共有 2 ^ n 种不同的组合
2、逻辑门：

例：如果输入逻辑变量为A、B、C、D，输出逻辑变量为L,
则 三输入端 或 门逻辑表达式：L = A+B+C。
3、根据真值表写逻辑函数表达式：逻辑变量之间是与的关系，而输出状态之间的组合是或的关系，对于输出变量L而言，只对取1值的考虑，对于逻辑变量而言，凡取1值的用原变量表示，取0值的用反变量表示。

逻辑代数

1、逻辑代数的基本公式和规则

1、逻辑代数定律、定理与恒等式

2、逻辑表达式的证明
（1）真值表证明
（2）公式法证明
3、反演规则
求一个函数的非函数（反函数）：
1.与项加括号，与运算化为或运算，或运算化为与运算
2.保持原来的优先级，先进行与运算后进行或运算再进行非运算
3.非变量以外的非号保持不变，变量取非
4、对偶规则
求一个函数的对偶函数
1.与项加括号
2.与、或互换
3.非号不动

2、逻辑函数的最简形式

1、与—或表达式的化简
最简与—或表达式：在若干个具有相同与—或表达式中，将其中包含的乘积项个数最少，且每个乘积项中变量数最少的表达式。
2、逻辑函数的代数化简法
利用逻辑代数定律将表达式化简为最简形式
重点：消去律、吸收律A+AB=A
3、逻辑函数形式的变换
作用：减少门电路的种类
方式：通过 非非律 进行等价变形再化简

3、逻辑函数表达式的两种标准形式

1、最小项表达式

（1）定义：对于有n个变量的逻辑函数，若有一个乘积项包含了全部的n个变量，每个变量都以它的 原变量或非变量形式 在乘积项中出现，且仅出现一次，则称该乘积项为 最小项 。
（2）一般n个变量的最小项有 2ⁿ 个，最小项通常用 m_i 表示,下标i即最小项编号，用十进制数表示。将最小项中原变量用 1 表示，非变量用 0 表示，可得到最小项的编号，i为二进制数表示的十进制数。
（3）由若干最小项或构成的表达式称为 最小项表达式 ，也称为 标准与—或表达式 。

2、最大项表达式

（1）定义：对于有n个变量的逻辑函数，若有一个或项包含了全部的n个变量，每个变量都以它的 原变量或非变量形式 在或项中出现，且仅出现一次，则称该或项为 最大项 。
（2）一般n个变量的最大项有 2ⁿ 个，最大项通常用 M_i 表示,下标i即最大项编号，用十进制数表示。将最大项中原变量用 0 表示，非变量用 1 表示，可得到最大项的编号,i为二进制数表示的十进制数。
（3）任意两个不同的最大项之和为1，所有最大项之积为0

3、关系

m = 非M

4、求最小项表达式

分为两步：
1、将表达式化为一般 与—或表达式 。
2、使表达式中每个与项包含所有逻辑变量，使其成为最小项。
3、对于某个与项而言，若缺少某变量，一般利用 A+A非 = 1 补齐该变量。
根据真值表写最小（大）项表达式：
1、列出真值表；
2、找到真值表中值为1（0）的位置，对应的 01二进制数 就是最小项（最大项）表达式。

5、卡诺图

（1）先将函数化为最小项表示的与—或表达式；
（2）画出卡诺图；
（3）画出卡诺圈；卡诺圈要尽可能覆盖填1的方格，且卡诺圈的数目要尽可能少；
（4）根据卡诺圈可得最简 与—或表达式 。

二、逻辑门电路

概述

（1）门电路是数字系统中最基本的单元电路
逻辑门电路分为分立元件门电路和集成门电路
分立元件门电路：与门、或门、非门等；
集成门电路：双极型集成门（TTL集成门）、单极型集成门（CMOS集成门）。
集成门中使用的开关器件是：晶体管和场效应管。
（2）高低电平的概念
电平就是电位，用以描述电位的高低。他们表示的都是一定的电压范围，而不是一个固定的值。
高电平：1.8 ~ 5V，低电平：0 ~ 0.8V
正逻辑：高电平代表1，低电平代表0
负逻辑：高电平代表0，低电平代表1

CMOS集成门

1、传输门（TG门）

用来做双向模拟开关
导通输出A，否则呈现高阻态

2、三态门

EN为使能端，输入为0时呈现高阻态；为1时导通，输出A反；

3、漏极开路门（OD门）

实际上是一个与非门
主要特点：
（1）漏极开路，工作时必须外接电源和电阻
（2）可以实现线与功能，可以多输出并行
（3）可实现逻辑电平变换
（4）带负载能力强

TTL集成门

（1）二极管构成与门或门电路
正偏导通，反偏截止
1.外加正向电压，二极管导通，导通压降约为0.7V
2.外加反向电压，二级管截止
缺点：
1.在多个门串接使用时，会出现低电平偏离标准数值的情况;
2.负载能力差
（2）门电路负载能力
1.输入低电平电流 I_IL
输入低电平时流出输入端的电流，亦称输入端短路电流，最大值为1.6mA
2.输出低电平电流 I_OL
输出低电平时流入输入端的电流，最大值为16mA

集电极开路门（OC门）

作用：
（1）实现线与功能
（2）实现电平转换
（3）驱动较大的电流负载

三、组合逻辑电路

1、组合逻辑电路

1、定义

对于一个逻辑电路，其输出状态只取决于同一时刻下的输入状态，而与电路原来的状态无关，这种电路被定义为 组合逻辑电路 。

2、结构特点

（1）输出、输入之间没有反馈延迟通路；
（2）电路中不含具有记忆功能的元件。

3、组合逻辑电路的分析方法

（1）根据逻辑电路，从输入到输出，写出各级逻辑电路的函数表达式，直到写出输出信号和输入信号的逻辑函数表达式；
（2）将各逻辑表达式化简和变换，已得到最简单的表达书；
（3）根据简化后的逻辑表达式列出真值表；
（4）根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能（画波形图）。

4、组合逻辑电路的设计

（1）明确实际问题的逻辑功能，确定输入、输出变量数及表示符号；
（2）根据对电路逻辑功能的要求，列出真值表；
（3）由真值表画出卡诺图，由卡诺图化简得出逻辑表达式；
（4）简化和变换逻辑表达式，画出逻辑图。

5、竞争-冒险

(1)定义：
竞争： 一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象（出现互补项相加或相乘的形式）。
竞争-冒险： 由竞争而可能产生输出干扰脉冲的现象。
（2）消去竞争-冒险的方法
1、发现并消去互补相乘项
2、增加乘积项以避免互补项相加
3、并联电容器

6、编码器和译码器

编码器

1.定义
用一个二进制代码表示特定含义的信息称为编码，具有编码功能的逻辑电路称为编码器。
2.结构
有n为二进制码输出，与2ⁿ个输入相对应。
普通编码器：只允许一个输入信号有效，否则将产生错误输出；
优先编码器：允许多个输入信号有效，对输入优先级高的输入信号进行编码输出；
3.原理
输入使能端EI：为1时，编码器工作；为0时，禁止编码器工作；此时输出端均为低电平，且GS和EO均为低电平。
输出使能端EO：当EI为1，所有输入端为0时，EO输出为1；
优先编码工作状态标志GS：当EI为1，且至少有一个输入端有高电平信号输入时，GS为1，表明编码器处于工作状态；否则为0；

译码器

1.定义
译码是编码的逆过程。将具有特定含义的二进制码转换成对应的输出信号，具有译码功能的逻辑电路称为译码器。
2.结构
译码器分为两种类型，一种是将一系列代码转换成与之一一对应的有效信号，这种译码器称为二进制译码器或唯一地址译码器；另一种是将一种代码转换成另一种代码，所以也称代码转换器。

数据选择器

1.定义
数据选择是指经过选择，把多路数据中的某一路数据传送到公共数据线上，实现数据选择功能的逻辑电路称为数据选择器。
若选择输入端为n，则可选输入通道数为2ⁿ；

数据比较器

数据比较器就是对两个二进制数A、B进行比较的逻辑电路，比较有A>B、A<B和A=B三种情况

算术运算电路

半加器和全加器是算术运算电路中的基本单元，他们是完成1位二进制数相加的一种组合逻辑电路。
（1）半加器
如果只考虑了两个加数本身，而没有考虑低位进位的加法运算，则称为半加，实现半加运算的逻辑电路称为半加器；


2.全加器
全加器能进行被加数、加数和来自低位的进位信号相加，并根据求和结果给出该位的进位信号。

3.余三码
每个8421BCD码加了3（0011）所形成的无权码，即无权码减3就可得8421BCD码，利用加法电路完成减法运算。

四、锁存器和触发器

锁存器

基本SR锁存器

1、定义
S 和 R 是两个输入端，Q 和 Q非 是两个输出端；定义Q = 0且Q非 = 1 为整个锁存器的 0 状态，Q = 1且Q非 = 0 为整个锁存器的 1 状态。

2、工作原理

S,R	Q,Q’	功能
0，0	不变，不变	电路状态保持不变，可存储1为二进制数据
0，1	0，1	将锁存器 置0，称R为 复位输入端
1，0	1，0	将锁存器 置1，称S为 置位输入端
1，1	0，0	锁存器处于非定义状态，即 禁止态

为保证锁存器始终工作与定义状态，输入信号应遵守 SR = 0 的约束条件，也就是说不允许 S = R = 1 的情况。
2.用与非门构成的基本SR锁存器不同，这种锁存器的输入信号以逻辑 0 作为有效作用信号。称为 基本S’R’锁存器 。

门控SR锁存器

1、定义
用使能信号E控制锁存器在某一指定时刻，根据S、R输入信号确定输出状态，实现多个锁存器同步的数据锁存，这种锁存器称为 门控SR锁存器 。

D锁存器

1.定义
将门控SR锁存器的S端和R端改为同一个端口，称为D端，只在D端输入信号，构成了D锁存器；
门控D锁存器不存在不正常状态，因此得到了更广泛的应用。
2.原理

E,D	Q,Q’	功能
0，x	不变，不变	保持
1，0	0，1	置0
1，1	1，0	置1

触发器

1.定义

对时钟脉冲边沿敏感的状态更新称为 触发 ，具有触发工作特性的存储单元称为 触发器 。

D触发器

状态转换发生在CP信号上升沿到来后的瞬间，输出状态由CP信号上升沿到达前瞬间的数据信号D所决定，称为D触发器。
如果以Qⁿ⁺¹表示CP信号上升沿到达后触发器的状态，则D触发器的特性方程为 Qⁿ⁺¹ = D;
（1）CP信号为上升沿时保持，注意是否有 非号 ；
（2）以触发器的输入信号和触发器的现态为变量，以次态为函数，描述他们之间逻辑关系的真值表称为触发器的 特性表 ；

D	Qn	Qn+1
0	0	0
0	1	0
1	0	1
1	1	1

(3)状态图

JK触发器

（1）特性表
即 真值表 ，参考D触发器的特性表画法;

J	K	Qn+1
0	0	保持
0	1	置0
1	0	置1
1	1	翻转

（2）特征方程
Qⁿ⁺¹ = JQⁿ ’ + K’Qⁿ ;

T触发器

（1）特性表
当T = 0时，保持；当T = 1时，翻转；
（2）特征方程
Qⁿ⁺¹ = TQⁿ ’ + T’Qⁿ ;

T’触发器

（1）特性表
（2）特征方程
Qⁿ⁺¹ = Qⁿ ’ ;

五、时序逻辑电路

时序电路是由 最基本的逻辑门电路加上反馈逻辑回路或器件组合而成 的电路，与组合电路最本质的区别在于时序逻辑电路具有 记忆 功能。
按触发方式不同，时序电路分为两类：同步时序电路 和 异步时序电路 ；
同步时序电路：所有触发器共用一个时钟信号，即所有触发器的状态转换发生在同一时刻；
异步时序电路：所有触发器的状态转换不一定发生在同一时刻；
时序电路分为 米里型 和 莫尔型 ；
米里型：时序电路的输出状态与输入状态和现态有关的电路；
莫尔型：时序电路的输出状态只与现态有关的电路；
时序电路中可以没有组合电路，但不能没有存储电路；
逻辑方程组：
（1）驱动方程（激励方程）
触发器的控制端与其他参量的函数关系
J,K,D,T = f(Q_n,X);
（2）状态方程
将触发器的特征方程改写而成的触发器的次态输出Qⁿ⁺¹与现态输出Qⁿ的关系
Qⁿ⁺¹ = f(Qⁿ,J,K,D,T);
（3）输出方程
电路最终输出与触发器输出Qⁿ的关系
Y = f(Qⁿ,X);

分析同步时序逻辑电路的一般步骤

（1）根据给定的同步时序电路导出逻辑方程组：
激励方程组
状态方程组
输出方程组
（2）根据状态方程组和输出方程组，列出电路的状态表，画出状态图和时序图
（3）确定电路的逻辑功能

设计同步时序逻辑电路的一般步骤

（1）根据状态图列写状态转换真值表
（2）根据状态转换真值表画卡诺图
（3）由卡诺图化简得状态转换方程组和输出方程组
（4）将状态转换方程组带入触发器得特征方程组得激励方程组
（5）根据激励方程组和输出方程组画出逻辑电路图
（6）检查电路自启动能力

寄存器

寄存器是数字系统中用来存储二进制数据得逻辑部件，存储N为二进制数据得寄存器需要N个触发器。

计数器

按触发器动作分类：可分为同步计数器和异步计数器；
按编码分类：二进制码计数器、BCD计数器等；
模n计数器也称为n进制计数器；
（1）N位二进制计数器
模位2^N，由N个触发器组成。