芯片布局方向学习笔记

记录一些常见的EDA领域的概念，方便之后复习和查找

嵌入（图嵌入、网表嵌入）

图嵌入（Graph Embedding）是一种将图（Graph）中的节点、边以及它们之间的关系转换为低维向量空间中的连续数值向量表示的方法。在计算机科学和机器学习领域，图是一种抽象的数据结构，由节点（Nodes）和边（Edges）组成，用来表示实体以及实体之间的关系。图嵌入的目的是在保持图中固有的结构和语义信息的同时，将图压缩到一个更容易处理的矢量形式，这样就可以利用诸如线性代数和机器学习算法等在欧几里得空间中高效运作的技术来处理原本非欧几里得结构的图数据。

网表嵌入（Netlist Embedding）是图嵌入在集成电路设计领域的一个具体应用，网表是描述集成电路设计中逻辑门、宏模块以及它们之间连接关系的文件。将网表嵌入到向量空间中，意味着将电路设计中的逻辑和物理元素转换为向量表示，这样就能利用机器学习和优化算法来解决诸如芯片布局这样的复杂问题。

总的来说，“嵌入”在这里指的是将复杂、高维的图结构数据转化为低维连续向量，这些向量能够在保持原有图数据重要信息的前提下，方便后续的分析、优化和预测等工作。

启发式方法

“启发式方法”（Heuristic Method）是一种解决问题或求解优化问题的策略或技术，它并非提供严格的、全面的或保证最优解的算法，而是基于经验和直觉，设计出快速、实用且易于实施的解决方案。在面对复杂问题时，启发式方法通常会在合理的计算时间内寻找接近最优解的可行解，而不是追求绝对最优解。

在上述芯片布局问题中，“启发式方法”体现在先根据宏块大小排序并结合拓扑排序来确定宏块的放置顺序，这是一种依据经验和实践智慧制定的简化策略，它试图在不大幅增加问题复杂度的前提下改善布局效果。相较于尝试联合优化宏块顺序和位置的庞大动作空间，这种方法更容易理解和实施，并且在实践中表现出了较好的效果。

argmax

argmax是在数学和计算机科学中使用的术语，它指的是一种运算，用来寻找能使函数值最大的自变量（或参数）的值。具体来说，如果有一个函数 ，其中 可以是实数、向量或其他类型的变量，并且其定义域是一个集合，那么 表示的是集合 中使 取得最大值的那个的值（或那些值，如果有多个的话）。

简单地说， 就是求解下面问题的答案：

找出所有可能的中，哪个使得函数的值最大。

在实际应用中，特别是在机器学习和人工智能领域，argmax函数常被用来决定模型预测的最优类别或者在一组可能的决策中选择最有可能导致最佳结果的那个决策。例如，在棋类游戏中，它可能会用来指示下一步的最佳走法；在分类问题中，它可能是预测类别标签的索引。

Proximal Policy Optimization（近端策略优化，简称PPO）算法

在PPO算法中，优化目标是在保证策略更新不至于与旧策略相差太大的前提下，提升期望累积奖励。具体而言，它通过限制新旧策略之间的KL散度（Kullback-Leibler divergence）来实现平滑且稳定的策略迭代。剪裁版的目标函数通常用来约束策略改进步长，防止网络在每次迭代时发生过大的变化，从而更有效地进行强化学习中的策略更新。实际的PPO更新步骤会结合经验回放和多个 epochs 的迭代，利用优势函数（advantage function）对策略梯度进行估计和调整。

宏模块

通常是指预先设计好的、具有一定功能和结构的较大规模电路模块，可以是一个很复杂的逻辑功能块或物理布局快，比如 存储器（RAM、ROM）、高性能处理器内核、高速接口单元等。

IP模块

是一种更高层次的预定义、可授权的电路设计单元，它涵盖了从软IP（逻辑层面）到硬IP（物理层面）的各种组件。IP模块不仅包含宏模块那样的物理实现，还涉及到完整的知识产权（IP）授权和技术支持。

IP模块可以是标准化的功能模块，也可以是高度定制化的专用模块，如处理器内核、通信接口（如USB、PCIe、DDR控制器等）、传感器接口、加密引擎、DSP模块等。

数据通路逻辑

数据通路（Datapath）在计算机工程和集成电路设计领域特指硬件系统中负责执行基本数据处理操作的一系列逻辑组件和互联线路。这些组件通常包括算术逻辑单元（ALU）、寄存器、多路复用器、解码器、编码器以及其他用于计算、存储和控制数据流方向的电路元件。数据通路是处理器或其他数字系统的核心组成部分，它们协同工作以完成指令集架构（ISA）所定义的各种运算，例如加法、移位、比较或地址计算等。

在集成电路设计中，数据通路具有高度并行性和重复性，常常体现为“比特堆叠”（bit-stack）结构，即多个相似的逻辑单元按照一定的规则排列在一起，共同处理不同比特位的数据。传统的布局工具可能在优化这类数据通路时表现不佳，因为它们倾向于优化随机逻辑设计而非专为数据通路逻辑定制。PADE作为一个高性能布局工具，其创新之处在于能够自动识别并合理布局数据通路结构，使得数据通路和随机逻辑能更好地结合，从而降低布线复杂度并提高整体电路性能。

随机逻辑

随机逻辑（Random Logic）在集成电路设计领域指的是那些不具备明显规律性、重复性或固定结构的电路部分。相比于具有高度并行和重复特点的数据通路逻辑，随机逻辑的设计更为复杂和灵活，各个逻辑门、触发器和其他逻辑元件之间的连接不遵循特定的模式或模板，而是根据具体的功能需求自由组合而成。在设计一个完整的芯片时，随机逻辑通常对应于那些承担控制功能、条件判断、状态机转换以及其他非常规数据处理任务的电路部分。

在集成电路布局与布线过程中，随机逻辑相较于数据通路逻辑更难以预测和优化，因为它的布局没有固定模式可以遵循，需要全局考虑各种因素来最小化布线长度和改善整体性能。传统的布局工具通常使用标准的半周长布线长度（HPWL）作为优化目标，但在处理数据通路逻辑时，HPWL模型的精确性相对较低，尤其当对比Steiner布线长度（StWL）时。因此，像PADE这样的新型布局工具被开发出来，旨在结合数据学习、数据通路提取与评价，优化包含随机逻辑和数据通路的现代电路布局，以适应不断增长的设计规模和缩短周转时间的需求。

混合型数据通路

混合型数据通路设计就是将这两种类型的逻辑有机结合起来，形成一个既能高效处理大批量数据又具备灵活控制逻辑能力的电路体系。在实际设计中，混合型数据通路电路往往会包含一些预布局的知识产权（IP）模块，这给布局和布线带来了挑战，因为数据通路部分需要与其他逻辑部分之间保持适当的物理接近性以减少布线长度和提高性能，但预布局模块可能会对此产生阻碍。

网表的元数据

在芯片布局设计中，网表（Netlist）的元数据指的是与网表自身相关的描述性信息，它并不直接反映电路的具体连接关系，而是提供了有关网表结构、属性、来源以及其他有助于理解和管理网表的背景数据。网表元数据可以包含但不限于以下内容：

1. 设计基本信息：如设计名称、版本号、设计者、创建日期、修改日期等；
2. 组件列表：包含元件名称、类型、封装信息、供应商等；
3. 网络信息：如网络名称、网络类型（如电源、接地、信号线）、网络层次结构等；
4. 设计约束条件：如最大频率、时序路径约束、I/O pin位置约束、面积限制等；
5. 设计规则检查（Design Rule Check, DRC）和制造规则检查（Manufacturing Design Rule Check, MDRCC）参数：如最小线宽、最小间距、金属层信息等；
6. 物理层面信息：初始布局信息（如果有的话）、宏块的位置和方向、预布局的元件相对位置等；
7. 设计流程相关元数据：如仿真报告、验证结果、经过的EDA工具链及其参数设置等；
8. 知识产权（IP）元数据：嵌入式IP核的版权信息、版本、许可协议等；
9. 项目管理元数据：项目进度、里程碑、评审记录等。

元数据在芯片设计流程中起到了关键作用，它不仅有助于设计人员管理设计的完整性，还能帮助自动化工具正确解析和处理网表，确保设计符合生产和功能需求。同时，元数据也是进行设计复用、协同设计和合规性审查的重要依据。