软件设计师-第 1 章 计算机组成与体系结构

内容来自王寄q老师讲的课，自己做的笔记，B占上可以搜到视频。自己记录一下！

目录

1.1数据的表示

1.2数值表示范围、浮点的运算

1.3计算机结构

1.4计算机体系结构分类-Flynn

1.5流水线

1.6层次化存储结构

1.7主存-编址与计算

---

1.1数据的表示

 

 

 

1.2数值表示范围、浮点的运算

1.数值表示范围

 

 

 2.浮点的运算

1.3计算机结构

主存储器：又叫内存储器

运算器：

• 算术逻辑单元ALU：进行算术运算和逻辑运算。

• 累加期存器AC：存临时运算结果

• 数据缓冲寄存器DR：数据的读和写

• 状态条件寄存器PSW：定位、溢出、清零记录（也可能是控制器）

控制器：

• 程序计数器PC：计数，存放CPU将要访问下一个指令的地址

• 指令寄存器IR：存指令的

• 地址寄存器：记录CPU当前要访问的指令的地址

• 指令译码器ID：发一条指令，计算机不懂，需要翻译

• 时序部件：时间顺序，什么时候干什么事

1.4计算机体系结构分类-Flynn

 冯泽云

2.指令的基本概率

 operator操作

3.寻址方式

 立即寻址：直接用

直接寻址：指令中存放的操作数的地址，需要1次寻址

间接寻址：需要2次寻址

4.CISC与RISC

1.5流水线

1.流水线概念

相关参数计算:流水线执行时间计算、流水线吞吐率、流水线加速比、流水线效率流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。

 答案：90；4； 45

 2.流水线-超标量流水线

度为2，同时进行2个操作。

3.流水线吞吐率计算

1.6层次化存储结构

1.层次化存储结构

 

2.Cache：按内容存储，找关键词。防止抖动。

Cache访问命中率，CPU要访问的内容刚好在Cache中，就是命中。

3.Cache-映像

直接相联映像:硬件电路较简单，但冲突率很高。 全相联映像:电路难于设计和实现，只适用于小容量的cache，冲突率较低。 组相联映像:直接相联与全相联的折中。 地址映像是将主存与Cache的存储空间划分为若干大小相同的页(或称为块)。

例如，某机的主存容量为1GB，划分为2048页，每页512KB;Cache容量为8MB，划分为16页，每页512KB。

（1）直接相联映像

 （2）全相联映像

 （3）组相联映像

1.7主存-编址与计算

1.存储单元

 1字节Byte=8位bit

 

43FFH-4000H+1=400H=2^10B

2^10B * 16 bit / 4 =

2.总线

一条总线同一时刻仅允许一个设备发送，但允许多个设备接收。

总线的分类：

3.串联系统与并联系统

考察可靠性

N模混合系统

4.校验码

（1）校验码基础知识

码距:任何一种编码都由许多码字构成，任意两个码字之间最少变化的二进制位数就称为数据校验码的码距。 例如，用4位二进制表示16种状态，则有16个不同的码字，此时码距为1.如0000与0001.

（2）奇偶校验码

奇偶校验码的编码方法是：由若干有效信息，再加上一个二进制位（校验位）组成校验码。

奇校验:整个校验码(有效信息位和校验位)中“1”的个数为奇数。

偶校验:整个校验码（有效信息位和校验位)中“1”的个数为偶数。 奇偶校验，可检查1位的错误，不可纠错。

（3）循环校验码CRC-可检错，不纠错

 

（4）海明校验码-可检错，也可纠错