SelectIO模块解析EV7520一体机输出数据

1. 概述

Sony公司生产的EV7520一体机因其优秀的成像性能，自动对焦性能在国内得到了广泛的应用。市面上常见的解码显示方案是通过一片THC63LVD104将其输出的LVDS差分信号转化为单端信号，然后再通过一片GV7700转化为SDI输出。

本文介绍的方法将EV7520的LVDS接口直接和FPGA的LVDS接口相连，去掉了中间的接口芯片，利用Xilinx FPGA提供的IP核SelectIO实现对EV7520输出数据的解析。

2. EV7520输出时序

根据EV7520的说明书，EV7520的输出是4通道的LVDS。其中两个通道是传输Y分量，另外两个通道是传输U/V分量，其中YUV的数据格式是4: 2: 2，LVDS传输的数据格式是7：1，即LVDS在一个时钟下传输了7bit的数据。LVDS的输出时序如下：

根据说明书，EV7520可以输出以下几种分辨率和帧率。

由于硬件限制，本设计主要以1080p/25Hz的视频信号为例。

3. SelectIO配置及仿真

Xilinx FPGA的SelectIO就是I/O接口以及I/O逻辑的总称。Xilinx SelectIO支持的电平标准多，可以根据具体应用进行电平标准以及IO的配置。

SelectIO的配置如下：

因为EV7520的数据输出为LVDS 2.5V的电平，所以配置I/O Signaling为LVDS 25；
EV7520为四通道输出，配置External Data Width为4；
像素时钟需要经过PLL进行倍频后再接入SelectIO模块，时钟选择为Internal clock；<