CMOS 半加器和全加器&&数字集成电路&& Cadence Virtuoso

//写在前面的话:
//这是在做数字集成电路lab时的一些过程
//授人与🐟,不如授人与渔
//希望你看懂这些器件的原理
//当然中间略过很多步骤(我画了一天要过DRC,LVS,PEX)
//by计科小学生
//2022.11.18

小模块:

Schematic:

NOR:

//NMOS是并联

在这里插入图片描述

NAND:

//NMOS是串联

在这里插入图片描述

最重要的反相器:

在这里插入图片描述

Layout:

//一个小提示:
//先按O进行打孔,再根据打孔来画图,否则容易画的巨大无比。

NOR:

在这里插入图片描述

NAND:

在这里插入图片描述

最简单的反相器:

在这里插入图片描述

半加器:

好,现在开始设计半加器
我是默认你是懂半加器原理的

//不懂得话,看我的Schematic画个真值表验证一下
//当然我这个也不是唯一答案
//我是用与非来做的,也可以用或非来做。

Schematic:

在这里插入图片描述

Layout:

这里先放一个模块间连线:


然后shift+f看细节图:
这里一个小技巧:
如果发生导线交叉,可以换个材料,否则就会短路。

在这里插入图片描述

全加器:

直接看Schematic吧

Schematic:

在这里插入图片描述

Layout:

在这里插入图片描述
在这里插入图片描述
到这里,应该能生成netlist吧

这里说一下遇到的几个坑
1.生成netlist在实例化测延迟和功耗的时候,要注意对应的端口
2.hspice不会的地方,直接查指令,比如出方波的pwl();测数据用的.measure

差不多得了,不卷了

  • 7
    点赞
  • 91
    收藏
    觉得还不错? 一键收藏
  • 13
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 13
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值