加法器内部电路

加法器分为半加法器和全加法器主要区别在于：

半加法器：两个输入A，B，A,B加法和Summary输出以及进位的Count 的输出

全加法器：三个输入A，B，上一位的进制位Ci-1,输出还是相应的三个入的和以及进位Count的输出

半加法器中：S为A和B的异或操作，C为A和B的与操作，

内部电路如下图：

异或操作和与操作都可以通过与非或者或非门来搭建。

具体与非门的电路硬件参考：

https://blog.csdn.net/zhong_ethan/article/details/103110163 

全加器电路：

 

全加器可用两个半加器和一个或门组成，如图2（a）所示。在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和。两个半加器的进位数通过或门输出作为本位的进位数。图2（b）是全加器的逻辑符号。 

在数字电路中ALU实现之后，可以进行加法，减法，乘法等操作 

参考文献：http://m.elecfans.com/article/625493.html

强力推荐查看DTL，TTL，CMOS三种不同形式的与或等基础电路实现形式，参考：https://blog.csdn.net/Albert992/article/details/105658784?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-2.channel_param&depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-2.channel_param