DDS波形发生器

最新推荐文章于 2023-04-05 18:36:51 发布
最新推荐文章于 2023-04-05 18:36:51 发布
阅读量782 收藏
点赞数
分类专栏： 正点原子STM32的应用 文章标签： 单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Crown_Of_Thorn/article/details/112599728
版权

通过DDS把18B20的温度形成对应KHz的正弦波/方波/三角波

基本没有难度(通过正点原子的代码实现)--------容易想多，其实不难

关键：代码移植

1、把HARDWARE中AD9833的四个文件一直到18B20(正点原子实验代码)中

2、在18B20中添加头文件“AD9833.h”

3、然后就用两行代码就可以控制

AD9833_Init();//初始化


AD9833_SetFrequencyQuick(1000,AD9833_OUT_SINUS);//1000为频率，第二个为输出的波形（正弦波）

问题：我好像没有使用到SPI协议（不管了）

Owen-Solomon
关注
专栏目录
基于FPGA和DDS技术的波形产生（仿真部分）
weixin_44297949的博客
05-18 717
本次仿真主要对三个主要的模块进行仿真，分别是key_control模块，DDS波形产生模块以及顶层模块。 首先来看第一个部分key_contrtol模块的仿真。 `timescale 1ns/1ns module tb_key_cntrol (); //参数的设定 parameter CNT_1MS = 20'd19 , CNT_11MS = 21'd69 , CNT_41MS...
DDS驱动程序（产生各种波形）
07-19
该程序是用我自己用C语言编写的，可以产生如正弦波之类的波形，以AD9850和AD9851为主要参考，可用单片机控制
dds波形产生
08-23
用FPGA实现的简易的DDS波形产生器，能够产生正弦波和方波。
DDS产生波形及AM 调制解调原理
星旭的博客
04-10 4127
原视频链接：https://www.bilibili.com/video/BV17W411i7zQ?t=1469
基于FPGA的DDS波形发生器
qq_40152474的博客
06-22 6978
以Digilent公司的Xilinx Spartan 3E实验板为控制核心，用直接数字频率合成器（Direct Digital Synthesizer），经pmodDA2模块转换输出模拟信号，实现频率可调。FPGA设计DDS电路十分灵活,频率的切换速度快，频率的稳定度高,只要改变ROM中的数据就可产生任意波形。
dds_ok1_dds波形发生器_fpga_verilog_信号发生器_
10-01
在本项目“dds_ok1_dds波形发生器_fpga_verilog_信号发生器”中，设计者利用FPGA（Field-Programmable Gate Array，现场可编程门阵列）和Verilog硬件描述语言实现了这样一个DDS波形发生器。 Verilog是一种被广泛...
DDS.rar_dds quartus_dds波形发生器_vhdl dds_波形发生器
09-20
"dds波形发生器 vhdl dds"这部分强调了DDS波形发生器是通过VHDL语言实现的。VHDL允许工程师将复杂的算法和逻辑结构转化为硬件电路，实现DDS所需的相位累加器、频率控制字、波形存储器等核心模块。 "波形发生器"是指...
DDS.rar_FPGA波形发生器_dds vhdl_dds波形发生器_波形 FPGA_波形发生器
09-24
本项目以"DDS.rar"为压缩包，包含了"基于DDS技术的函数波形发生器设计"的相关资料，主要讨论如何利用VHDL语言在FPGA上实现DDS波形发生器。 DDS的基本原理是通过快速改变相位累加器的值来生成不同的频率信号。相位...
DDS.rar_DDS FPGA_DDS信号发生器_dds波形发生器
09-14
本项目“DDS FPGA_DDS信号发生器_dds波形发生器”主要探讨如何使用VHDL语言在FPGA上设计一个基于DDS的信号发生器。 首先，我们需要了解DDS的基本原理。DDS的核心是相位累加器，它将输入的频率控制字（通常由程序或...
基于fpga的DDS信号发生器四种波形
04-24
完整的工程文档，平台是QuartusⅡ13.0，完整的DDS代码，包含四种波形输出，打开应用编程即可实现，亲尝试
DDS波形发生器VHDL源码
03-28
基于VHDL语言设计的DDS波形，数字频率计
基于VHDL波形发生器
04-28
--文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 --说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号（ss）完成的（AMP的调节范围是0~5V，调节量阶为1/51V）。 --其中方波的幅度还可通过u0、d0调节输出数据的归一化幅值（AMP0）进行进一步 --细调（调节量阶为1/（51*255）V）。方波A的占空比通过zu、zp按键调节（调节 --量阶1/64*T）。系统采用内部存储器——RAM实现任意输入波形的存储，程序只支 --持键盘式波形特征参数置入存储，posting 为进入任意波置入(set)、清除（clr）状态 --控制信号，SSS控制存储波形的输出。P180为预留端口，
fpga控制DDS_AD9850输出正弦波（方波）.zip
07-09
本代码为fpga控制dds模块——ad9850输出正弦波，最高输出频率可达到50MHz，同时可采用比较器输出方波，使用时通过按键切换6中不同频率的正弦波输出，模块功能清晰完整，具体说明见本人博客。
​基于Verilog的DDS波形发生器的分析与实现（三角波、正弦波）
jk_101的博客
12-03 5486
例如现在ROM中存储波形一个周期数据每个数据位宽8位，则数据范围为0-2^8（256），但是要产生一个周期波形需要512个，因为0-256一般是上升期，256-0处于下降期，那么现在ROM深度为512，则地址位宽应为9位，2的9次方=512，则32位累加器只需高9位即可[31：23]寻址，其余位用来控制地址改变的频率。（解释：定义一个N位寄存器，一般为32位，如果来一个时钟计一次，那就要计2^32次才满，这样太慢，因此引入频率控制字设为A，以前以1为单位，现在以A为单位计数累加，可以控制计数更新的速度）
(DDS)正弦波形发生器——幅值、频率、相位可调(二)
weixin_41890387的博客
02-10 5206
* 设计一个幅值、频率、相位均可调的正弦波发生器。 * 频率每次增加10kHz * 相位每次增加 PI/2 * 幅值每次增加两倍 * ROM的深度为1024、宽度为8
DDS-波形发生器的原理及验证
最新发布
Andriaro的博客
04-05 817
Step5：基准频率生成。若要生成基准频率，则其应小于1Hz，计算得出，应为一个8+24位的32位计数器cnt，其对应的正弦波 f = 10^9/256*20*256*256*256=0.01164Hz < 1Hz，可将其作为基准频率。Step3中，地址变化周期为8，计数8次，则将原8位的地址数据与本次计数器count拼接起来，形成11位的计数器cnt，其中cnt的高8位是地址数据，低3位是count计数。实验目的：利用第三方软件，生成一个正弦波形数据，将其保存在IP-ROM中，通过地址将数据读取出来。
基于DDS的任意波形发生器
weixin_34116110的博客
03-21 2055
实验原理 DDS的原理 DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。 DDS是从相位的概念直接合成所需波形的一种频率合成技术。 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。 DDS原理框图 整体框架及其说明 框架说明：该模块的主要功能为产生任意信号，这里的任意信号...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值