VCS仿真常用命令(需要makefile支持)

最新推荐文章于 2024-06-04 14:55:15 发布
最新推荐文章于 2024-06-04 14:55:15 发布
阅读量668 收藏
点赞数
文章标签： 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/D734219282/article/details/132420068
版权
本文介绍了如何使用bsub命令在波形工具中进行覆盖率文件的合并操作，包括使用flist记录文件位置和直接合并多个或两个vdb文件的方法。同时提到了通过makefile支持收集覆盖率的过程。
摘要由CSDN通过智能技术生成

1. Run: bsub -Is make run

2. 打开波形：进入到wave后，bsub -Is verdi -ssf xxx.fsdb &

3.合并覆盖率文件：

        方法1：文件多，使用flist来记录文件位置:

        bsub -Is urg -f ./file_name.flist -dbname merged.vdb

        方法2：文件少，比如就2个vdb合并(参考):

        bsub -Is urg -show tests -verbose -full64 -dir A/simv.vdb -dir B/simv.vdb  -format both -dbname C/simv.vdb

4.打开合并后的覆盖率文件：

        方法1：bsub -Is verdi -cov -covdir merged.vdb &

        方法2：打开verdi,找coverage.选择对应的vdb文件打开；

5.收集覆盖率：makefile支持

~有空再写

繁星闪烁++
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Linux 运行vcs仿真命令,VCS使用以及命令行调试
weixin_28791139的博客
05-01 1万+
最近在学习VCS，现将VCS的一些使用心得记录下来。VCS是synopsys的仿真verilog的仿真器。基于linux系统。有命令行模式和图形化模式。图形化模式是用的dve。以串口verilog代码使用为例，进行VCS使用说明。简要说明下该串口功能。该串口工作在波特率为115200，无奇偶检验位。一位停止位。当使能信号有效，就将8位数据发送出去，输出结束后，在将该数据读回来。即自发自收。测试代码...
vcs仿真的基本的设置_模板
08-15
3. **运行仿真**：执行`.do`文件中的命令，启动VCS仿真器，并加载编译后的设计和测试平台。 4. **设置参数**：根据需要，通过`vcs -s`或`.cmd`文件设置仿真参数，如仿真时间、覆盖率收集等。 5. **运行测试激励**：...
VCS利用makefile仿真详细介绍
09-13
在VCS中module_tb.v除了声明timescale，初始化信号输入和例化module外，还需要加上波形输出函数$vcdpluson()和仿真时间控制函数$finish()
VCS常用命令详解
04-07
VCS常用命令 Veritas的log缺省目录为/var/VRTSvcs/log； Veritas的相关配置（资源等配置文件，对应与java图形终端上做的配置文件格式）目录为：/etc/VRTSvcs/conf/config； 安装VCS的License(root用户下执行)，两种方法： halic
VCS基本仿真
最新发布
kamo
06-04 1027
第二种是将多个verilog文件的文件路径整理在一个文件中，然后进行仿真；2. 第二种将多个verilog文件的文件路径整理在一个文件中，然后进行仿真。第一种是将verilog文件一个一个敲在终端上进行仿真；2.1 将verilog文件路径放在一个文件中，文件命名为file.f。2.3 编译后，再进行仿真，图形化界面和输出波形与第一种方法类似。第三种是利用makefile文件进行仿真；在存在verilog文件的文件夹内，打开终端，输入以下命令。3.2 再进行编译，打开终端，输入。3.3 再进行仿真，输入。
常用vcs仿真命令及含义
sinat_41774721的博客
05-21 4149
命令 含义 -sverilog 编译支持SystemVerilog语法 +v2k 编译支持Verilog-2001语法 -timescale=<time_unit>/<time_precision> 添加仿真时间、精度 -debug 使能DVE、VERDI波形调试和UCLI命令行调试等 -debug_all 使能所有的debug调试功能 -debug_pp 同-debug_all，但是更加节约资源 -ntb_opts 常用参数uvm，-ntb_...
vcs仿真教程
qq_33300585的博客
02-09 3939
vcs仿真教程
VCS仿真命令详解 1
heiguang2005的专栏
05-17 4600
可以在任何模块或文件中指定的模块上的指定信号上进行过滤。2禁用在celldefine编译器指令定义的所有模块中或在用-v或-y编译时选项指定的库中定义的所有模块中记录网络和寄存器的转换时间以及网络和寄存器的值，无论这些库中的模块是否在`celldefine编译器指令是否存在。-cm_hier ：在为行，条件，FSM或翻转覆盖率进行编译时，指定一个配置文件，该文件指定模块定义，源文件或模块实例及其子层次结构，您希望VCS从覆盖范围中排除它，或者将其作为为覆盖而编译的设计的唯一部分。
VCS命令详解(二):仿真命令
heiguang2005的专栏
05-17 3167
指定./simv.vdb/scov/results.db和./simv.vdb/reports/ova.report文件的替代名称或位置和名称。使得能够显示跟踪信息只有当VCS约束求解器无法计算的溶液中，通常是由于不一致constraints.When选项的值是2的模式中，分析缩减到最小的一组不一致的限制，从而有助于调试处理。用于输入+ vcs + flush + log，+ vcs + flush + dump和+ vcs + flush + fopen所有三个选项的快捷方式选项。还报告从未触发的断言。
【转载】VCS的仿真编译命令
qq_54177358的博客
06-04 138
VCS的仿真选项分编译（compile-time）选项和运行（run-time）选项。
使用makefile启动vcs, verdi 进行仿真
05-17
本教程将讲解如何使用`Makefile`来启动`VCS`进行仿真，并利用`Verdi`进行结果分析。 首先，我们需要了解`Makefile`。`Makefile`是一个自动化构建工具，它定义了一系列的规则来编译、链接和执行程序。在IC验证中，`...
synopsis_VCS_makefile编写.docx
11-01
SYNOPSYS VCS Makefile 文件是用于自动化Verilog或SystemVerilog设计的仿真过程的脚本，由Synopsys公司提供。它充分利用了Linux内置的`make`工具，为项目源文件管理和编译控制提供了标准化的方法。这篇文章将深入...
数字芯片VCS仿真操作
08-04
在进行VCS仿真前，需要准备以下文件： 1. 设计文件的文件列表，通常保存在`filelist.f`或`filelist.vc`中。 2. 对应的测试激励文件（testbench），用于驱动设计并验证其行为。 3. 仿真脚本，如`makefile`，便于自动...
数字IC设计工具教程——VCS常用命令
夏风喃喃的博客
06-03 4400
数字前端仿真工具VCS教程
Linux 运行vcs仿真命令,linux系统上实现vivado调用VCS仿真教程
weixin_28746213的博客
05-01 479
在linux系统上实现vivado调用VCS仿真教程作用：vivado调用VCS仿真可以加快工程的仿真和调试，提高效率。前期准备：确认安装vivado软件和VCS软件VCS软件最好安装VCS-MX的版本，可以混合编译Verilog和VHDL语言由于在linux系统中个人用户各种权限被限制，导致很多地方无法正常使用软件之间的协调工作。为了以防万一，在此以个人用户去实现vivado调用VCS仿真。1、...
Makefile中常用vcs仿真命令及含义
热门推荐
Mr.翟的博客
06-26 1万+
文章目录一、编译常用-sverilog —— 编译支持SystemVerilog语法+v2k —— 编译支持Verilog—2001语法-timescale=/ —— 添加仿真时间单位、精度；-debug —— （对应TB中的$vcdpluson加载波形函数）使能DVE、VERDI波形调试和UCLI命令行调试等；-debug_all —— 使能所有的debug调试功能；-debug_pp —— 同-debug_all，但是更加节约资源；-ntb_opts —— 常用参数uvm，-ntb_opts uv
64位linux synopsys vcs 仿真命令,SYNOPSYS VCS常用命令使用详解
weixin_39755136的博客
05-14 627
VCS对verilog模型进行仿真包括两个步骤：1. 编译verilog文件成为一个可执行的二进制文件命令为：vcs source_files2. 运行该可执行文件：./simv类似于NC, 也有单命令行的方式：vcs source_files -R-R 命令表示, 编译后立即执行。vcs常用的命令选项如下：-cm line|cond|fsm|tgl|obc|path 　设定coverage的方式...
【VCS】（1）VCS仿真基础
Tranquil_ovo的博客
07-20 6775
VCS基础
尝试编写一个makefile用于vcs仿真
07-14
当然可以帮您编写一个用于 VCS 仿真的 Makefile。请参考以下示例： ``` # 设置仿真环境 SIMULATOR = vcs TOP_MODULE = top_module # 设置源代码文件和仿真相关文件 SRC_FILES = file1.v file2.v file3.v TB_FILES = testbench.v INCLUDE_DIRS = include_dir1 include_dir2 # 设置编译器和编译选项 CC = vcs CFLAGS = -sverilog +incdir+$(INCLUDE_DIRS) +vcs+fsdb +debug_pp # 设置仿真选项 SIM_OPTIONS = -gui # 设置仿真结果保存目录 SIM_DIR = sim_results # 默认目标：编译和运行仿真 default: sim # 编译仿真 compile: $(CC) $(CFLAGS) $(SRC_FILES) $(TB_FILES) -o $(TOP_MODULE) # 运行仿真 sim: compile ./$(TOP_MODULE) $(SIM_OPTIONS) # 清理生成的文件 clean: rm -rf $(TOP_MODULE) csrc DVEfiles simv* *.fsdb ucli.key $(SIM_DIR) .PHONY: clean ``` 请将上述内容保存为名为 `Makefile` 的文件，并确保将 `file1.v`、`file2.v` 和 `file3.v` 替换为您的源代码文件，将 `testbench.v` 替换为您的测试台文件，将 `include_dir1` 和 `include_dir2` 替换为您的包含目录。 然后，您可以在终端中使用 `make` 命令来编译和运行仿真。例如，运行 `make sim` 将会编译并运行仿真。 请注意，此 Makefile 中的示例仅适用于 VCS 仿真器，并采用 SystemVerilog 语言。如果您使用其他仿真器或其他硬件描述语言，请相应地更改相关参数和选项。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值