PCIe 链路训练学习---------Training Sequence (TS1 TS2序列)

前言

TS 与 Symbol 的关系

TS1/TS2 = 16 Symbol 1 Symbol = 8/10b编码之后
TS 序列 FTS SDP等属于控制Symbol 还有数据Symbol
TS 序列是Controller 自己产生的

TS1 TS2 与 TLP 之间有什么关系?

以一个物理层发送TLP为例:一个TLP再通过物理层时,首先要加上物理层的前后缀STP和END的控制字符,无需加扰;数据链路层前缀、TLP和数据链路层后缀都属于数据字符,需要加扰,并由物理层发向PCIe链路。

TS1 TS2 能否人为的去干预?------想要确定的link lane 速率等。

一 TS1 TS2序列的作用

训练序列由用于初始化位对齐( initializing bit alignment)、符号对齐(Symbol alignmen)和交换物理层参数( exchange Physical Layer parameters)的有序集组成。当数据速率为 2.5 GT/s 或 5.0 GT/s 时,Ordered Sets 永远不会被加扰,而是始终采用 8b/10b 编码。 当数据速率为 8.0 GT/s 或更高时,使用 128b/130b 编码,需要对其进行加扰。
在进行建链的时候,RP和EP 互相发送TS1、TS2序列 ,来确定两端的情况,每个序列由16个Symbol 组成每个 Symbol 有着不同的含义,比如Link Number 、Lane Number width link ,速率、确定序列是否是连续(LTSSM 状态机跳转确定序列是否连续)、Traning Control ( LTSSM中:Disable loopbak Hot reset)。
在物理层的LTSSM状态机中,TS1序列和TS2序列的使用发方法不同,TS1、TS2由16个字符(Symbol)组成;TS1序列作用是检测PCIEe 链路的配置信息,而TS2序列确认TS1序列的检测结果。

二 如何确定TS1 TS2序列连续

2、TS1、TS2如何认为是连续的:
使用 8b/10b 编码时,仅当 Symbol 6 与前一个 TS1 或 TS2 有序集Symbol 6 匹配,对于128/130b 则是TS1或TS2 Symbol 6-9 与之前的Symbol 6-9 相匹配。
polling :TS序列会发1024 个 有8个连续的 发这么多的原因是害怕有误码。
在这里插入图片描述在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

三 TS1 TS2序列每Symbol 介绍

1、TS1序列
在这里插入图片描述
在这里插入图片描述
N_FTS:FTS序列的个数,不同的PCIE链路需要使用不同数目的FTS序列,才能使接收端的PLL锁定接收时钟。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述在这里插入图片描述
在这里插入图片描述

2、TS2序列 (标记出与TS1序列的区别)
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
3、 Modified TS1/TS2 Ordered Set
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值