PT SDC命令持续更新中

在生气的河豚

已于 2022-12-09 09:41:08 修改

阅读量1k

点赞数

分类专栏：工具使用文章标签：学习

于 2022-10-28 14:11:34 首次发布

本文链接：https://blog.csdn.net/DAzhutizi_a/article/details/127554084

版权

工具使用专栏收录该内容

5 篇文章 0 订阅

订阅专栏

PT SDC

PT sdc

PT SDC

1.update_timing

在跑完pt时，快速修改约束查看结果
（1）pt_shell下，读入新的约束或者将约束放在一个tcl

pt_shell > source  -e -v   xxxx.tcl 
pt_shell > update_timing 
pt_shell > start_gui

2.WNS和TNS

WNS：worst negative slack 表示最差的slack值，表征芯片的最差性能
TNS：total negative slack表示所有负的slack值的综合，表征芯片的性能范围
是时序报告中表征timing好坏的两个重要指标
在pt中使用report_global_timing可以查看

3.shell环境中输出log

pt_shell > report_clock -group  > (想输出的log的存放路径)

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

在生气的河豚

关注关注

0
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
PT SDC命令持续更新中

PT 基本命令
复制链接

扫一扫

专栏目录

PT：report_timing实用技巧

m0_61544122的博客

07-13

5075

用report_timing -nworst N会报告到endpoint最差的N条path，与max_path不同的是nworst会把相同startpoint/endpoint，不同路径的path也算进去。用report_timing -max_path X就会报告到endpoint的X条path，每组startpoint /endpoint只报告最差的一条(在X范围内有多少报多少，下面同理)。如果要报告unconstrained的path需要使用report_timing -exceptions搭配。

PT静态时序分析实践课

qq_38453556的博客

12-02

4393

实践课用pt_shell打开软件 pt_shell 做STA之前 1.已经有做过STA的文件时用restore_session可以载入以前的文件： restore_session share/ 载入文件后检查时序： report_timing 2.对post-layout做STA时：首先设置PT的环境： source /eda/synopsys/pt/2012.12/admin/setup/.synopsys_pt.setup 加载相应的文件： set link_path "* /h

参与评论您还未登录，请先登录后发表或查看评论

DC或PT相关概念、命令（Tcl）

Jackiezhang1993的博客

08-19

4139

1、关于Cell Count ①leaf cell = sequential cell + combination cell ②利用sizeof_collection命令去抓取hier_cell、leaf_cell以及当前设计的总cell数。 ③A cell is an instance of a netlist logic object, which can either be a leaf-cell or a hierarchi...

芯片后端之 PT工具使用教程

最新发布

那么菜的博客

06-23

374

PT即Prime Time，一个STA静态时序分析的工具。它提取整个电路的所有时序路径，通过计算信号沿在路径上的延迟找出违背时序约束的错误，主要是检查建立时间和保持时间是否满足要求，而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。STA中的“静态”是指整个电路的分析是静态进行的，不依赖于输入端口的激励，无需仿真向量，所以仿真会非常快。1、PT配库文件PR后的布局布线网表（版图网表）、时序约束文件sdc、PR后的spef2、PT过程文件。

DC综合基本概念-update_timing

weixin_52822919的博客

02-06

576

update_timing

create_generated_clock 之后需要report_clock/update_timing/report_timimg才能将clk attr传给generated的clk

cy413026的博客

04-30

1049

在 dc_shell运行之后 get_clocks或者all_clocks结果如下，新加的tmp_clk0已经有了 get_attr tmp_clk0 period： period 属性不存在需要report_clock一下。或者update_timing、report_timing来更新这个新generated 的clk ...

每天学命令<all_hold_analysis_views>

Tao_ZT的博客

02-22

387

all_hold_analysis_views这个命令可以输出所有的holdanalysis viewAnalysis View。全称分析视图。是用于MMMC多模式多端角分析设计的概念...

ASIC设计约束与SDC命令

07-11

在逻辑设计中，我们需要对时钟树、复位树和 SDC 约束命令进行详细的设计，以确保设计的正确性和可靠性。时钟树是指在物理设计流程中对时钟的分布和延迟的设计，而复位树是指具有多个功能块初始化复位的设计。在...

常用时序分析SDC 命令参考

02-21

在本文档中，我们将详细介绍常用的时序分析SDC命令，涵盖了Design Compiler使用中的常用命令。 1. Define design environment 定义设计环境是时序分析的基本步骤。SDC命令提供了多种方式来定义设计环境，包括： * ...

常用时序分析SDC 命令参考.doc

04-25

时序分析是数字电路设计中的一个重要步骤，其中SDC（Synopsys Design Constraints）命令是时序分析中用于定义设计约束的重要命令。下面是常用时序分析SDC 命令的参考手册。 1.Define design environment 在时序...

山武数字温控器SDC15中文详细说明书

08-03

详细的中文说明文档，日本山武SD15，包含，安装，接线，设定，和PID调整

数字后端IC设计基本概念

m0_60873488的博客

05-26

8007

由于金属导体中电场的作用导致金属离子的迁移。后造成芯片中的net短路或者断路，从而影响芯片的寿命。在芯片设计中往往通过电流密度判断EM的影响，两者为正比关系，即电流密度大的地方，EM影响大。一般需要遵守EM spec(每个金属层规定的最大电流密度）。当设计中的电流密度超过上述的spec时，需要通过减小电流密度的方法解决。金属的电流密度由其通过的电流大小和相应的横截面积有关，所以可以通过减小电流和增大横截面积的方法来减小电流密度。由于，金属的厚度一般不能改变，因此一般通过。

PrimeTime指南——合理设置约束

沧海一升的博客

09-14

5381

确定设置的约束是否合理，并对出现的时序检查相关警告进行debug

MCU学习笔记_STA及PT工具

niannian18的博客

04-29

3934

一、常用命令 1.restore_session restore_session xx/xx/PTsavesessions/func_hsi_ss_1p35v_125c_max/ 2.report_timing report_timing -to [get_pins u_asic_core/xx/xx/Q] -path_type full_clock_expanded -nosplit 二、专业术语 1.BC-WC（best corner-wors...

EDA15--STA静态时序分析--批处理命令（一）

one11070910的博客

12-24

1211

PT在静态时序分析过程中的配置文件、延时信息计算与反标、时序分析条件、情形分析、时序例外、工作条件等相关内容。

EDA16--STA静态时序分析--PT指令（二）

one11070910的博客

12-24

4408

PT进行静态时序分析时的指令，包括启动、读入设计、创建约束、生成报告。

数字IC设计学习笔记_静态时序分析STA_ PrimeTime 基本概述

GloriaHuo's Blogs

02-28

4634

数字IC设计学习笔记 PrimeTime 基本概述 1. PrimeTime 基本概述 2. 运行模式 1. PrimeTime 基本概述 PrimeTime，Synopsys公司提出的，针对于复杂的，全芯片的，门级静态时序分析的工具。可集成在逻辑综合和物理综合的整个流程，让设计者去分析，解决复杂的时序问题。 PT在各个阶段对应的时序延迟文件都不相同。越向后阶段，对应的静态时序分析的模型越准确 PT主要是在库文件和时序模型的基础上，搭配指定命令约束的脚本文件（Tcl），对设计进行静态时序分析。库文件

dc综合与pt静态时序分析(中文)_静态时序分析读书笔记（补充一)综合与时序约束的基础知识...

weixin_39979489的博客

11-29

294

由于前面内容和第三章内容没消化，随意最近新进了另一本，综合与时序分析的设计约束进入正题：一.时序约束在综合中的作用1.优化对于实现网表的综合工具，首先他要的信息是所实现的网表需要完成的功能，这个信息来自于HDL其次它还需要的信息有面积（我们希望在同一单位面积上实现尽可能多的功能）功率(我们希望节省电池电量，并减少节点发热)性能（我们希望从设备上获得尽可能高的速度）而且这三个可能影响其他目标。设计者...

PT 读入SDC命令

12-29

PT可以通过以下步骤读入SDC命令： 1. 在PT的shell环境中，使用`source`命令将SDC文件导入到PT中。例如，假设SDC文件名为`example.sdc`，可以使用以下命令导入： ```shell source example.sdc ``` 2. 确保SDC文件的路径正确，并且文件中的命令语法正确无误。 3. PT会按照SDC文件中的命令顺序执行，并将其应用于设计。可以通过查看PT的日志文件来确认命令是否成功应用。请注意，SDC命令的具体语法和使用方法可能因不同的工具和版本而有所不同。建议参考PT的官方文档或相关资料以获取更详细的信息。