verilog中的阻塞赋值和非阻塞赋值的仿真

最新推荐文章于 2023-10-29 22:06:29 发布
最新推荐文章于 2023-10-29 22:06:29 发布
阅读量988 收藏 10
点赞数 4
分类专栏： Verilog数字电路设计 文章标签： verilog systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DL_xiaozhang/article/details/120558249
版权
本文介绍了Verilog中的阻塞赋值和非阻塞赋值，通过实例和仿真结果阐述两者区别。阻塞赋值一次性完成，执行时阻止后续赋值；非阻塞赋值计算与赋值有时间差，允许同时执行。理解这两点对于Verilog数字设计至关重要。
摘要由CSDN通过智能技术生成

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档




前言

       Verilog中的赋值语句类型主要分为两类，阻塞赋值语句和非阻塞赋值语句，关于赋值赋值语句和非阻塞赋值语句的区别，下面我们将通过实际代码以及仿真结果来进行形象的讲解。




一、阻塞赋值语句

       阻塞赋值操作实质上是一次性连续完成的，即计算等号右边变量(或表达式)的值并立即赋值给等号左边的变量。

       其中阻塞的含义为在同一个always块中，当前赋值语句正在执行时，禁止其后的所有其他赋值语句的执行。只有当前赋值语句执行完成后，其后的赋值语句才能被执行。

      下面设计了一个简单的数字电路，

功能：（1）当有复位信号（rst=0时），

最低0.47元/天 解锁文章
DL_Zl
关注
专栏目录
Verilog仿真文件中的阻塞和非阻塞赋值问题探讨
YprgDay的博客(Yuan make progress everyday)
09-27 1261
本文对Verilog仿真文件中的阻塞和非阻塞赋值问题进行了测试验证与探讨。
Verilog 非阻塞赋值的仿真、综合问题教程
02-12
原文名叫Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!，本文是其中译版。
Verilog非阻塞赋值的仿真/综合问题(Nonblocking Assignments in Verilog Synthesis) -下-
weixin_30340617的博客
08-21 1021
http://hi.baidu.com/hieda/blog/item/e54301f44d87e4ddf2d385c3.html 9.0 阻塞赋值 & 简单例子 有许多将Verilog和Verilog综合的书，它们举了很多成功地利用“阻塞赋值”为一些简单的时序电路建模的小例子。例13是一个在大多数 Verilog书本里用来为一个触发器（flip...
阻塞赋值与非阻塞赋值实验Verilog
好好学习，天天向上
03-16 677
非阻塞赋值与阻塞赋值实验验证
Verilog非阻塞赋值的仿真/综合问题 (Nonblocking Assignments in Verilog Synthesis)-上-
weixin_30902251的博客
08-21 467
http://hi.baidu.com/hieda/blog/item/4a7f238220e256a60cf4d2c2.html 源文件作者：Clifford E. Cummings （Sunburst Design, Inc.） 原标题：Nonblocking Assignments in Verilog Synthesis, Coding Styles ...
阻塞式与非阻塞式的区别仿真
weixin_44048021的博客
03-25 515
阻塞式源代码： module block( //input clk, rst_n, //output result_o, a, b ); input clk,rst_n; output reg [4:0] result_o; output reg [3:0] a,b; always @(posedge clk ) begin if(!rst_n) begin a = 4'd0; b = 4'd0; end else begin
Verilog中阻塞赋值和非阻塞赋值的正确使用
07-26
在Verilog的设计中，正确使用阻塞赋值（ Blocking Assignment）和非阻塞赋值（Non-blocking Assignment）是至关重要的。这两种赋值方式对硬件的时序行为和功能仿真有直接影响，因此了解它们的区别和正确的使用场合...
Verilog阻塞与非阻塞赋值的区别
08-05
Verilog语言中有两种赋值方式：阻塞赋值和非阻塞赋值。本文将详细介绍Verilog阻塞与非阻塞赋值的区别。 一、阻塞赋值 阻塞赋值是一种同步赋值方式，它会阻塞当前的语句执行，直到赋值完成。在Verilog语言中，阻塞...
阻塞赋值与非阻塞赋值的区别
08-27
在`time1`模块中，通过比较阻塞和非阻塞赋值的仿真结果，可以看到非阻塞赋值更符合时序逻辑的预期，`anter`的计数和`CLK`的高低电平转换更加准确。 总结来说，理解和正确使用阻塞赋值与非阻塞赋值是硬件设计中的...
Verilog中阻塞赋值和非阻塞赋值的区别？
weixin_40634481的博客
02-12 2215
阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作， 非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。 下面分别通过vivado综合不同情况赋值的代码。 第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。 always@(posedge clk or negedge rst_n) if(~r
[FPGA 学习记录] 阻塞赋值与非阻塞赋值
最新发布
cedtek的博客
10-29 423
那么经过上次的了解，有的朋友可能还没有理解阻塞赋值与非阻塞赋值的概念，那么有的朋友可能理解了，但是他们不知道应该怎么使用，也就是说不知道什么时候使用阻塞赋值，什么时候使用非阻塞赋值。它俩却没有延迟一拍的一个关系了，而是在同一时刻变化的，这是因为我们使用的是阻塞赋值，也就是说赋值号右边的表达式它的值有变化，赋值号左边的表达式立刻发生变化。一个时钟周期，是因为使用的是非阻塞赋值，也就是说，只要赋值号右边的表达式的值有变化了，赋值号左边的表达式的值不会立刻发生变化，需要等待下一个时钟沿到来时一起变化，所以说。
仿真中的阻塞赋值与非阻塞赋值
qq_42786948的博客
11-01 1326
仿真中的阻塞赋值与非阻塞赋值问题背景原因解决方法思考 问题背景 今天在写uart串口的代码，仿真的时候遇到了一个问题。在uart模块中的两个信号send_en和tx_state。本来期望的是send_en出现一个时钟高电平，tx_state拉高代表了串口正在传送数据。代码如下： //tx_state信号 always@(posedge clk or negedge rst_n)begin if(!rst_n) tx_state <= 1'b0;
verilog_阻塞赋值与非阻塞赋值
qianfengkui的博客
05-23 1135
verilog_阻塞赋值与非阻塞赋值 阻塞赋值的赋值号用“=”表示。为什么称这种赋值方式为阻塞赋值呢？因为对应的电路结构往往与触发沿没有关系，只与输入电平的变化有关系。阻塞赋值的操作可以认为是只有一个步骤的操作，即计算赋值号右边的语句并更新赋值号左边的语句，此时不允许有来自任何其他Verilog语句的干扰，直到现行的赋值完成时刻，即把当前赋值号右边的值赋值给左边的时刻完成后，它才允许下一条的赋值语句的执行。串行块（begin-end）中的各条阻塞型过程赋值语句将以它们在顺序块后的排列次序依次执行。阻塞型过程
Verilog中的阻塞与非阻塞
weixin_30530339的博客
01-31 315
这篇文档值得阅读　　 按说阻塞与非阻塞是Verilog中最基本的东西，也是老生常谈。但是最近看到很多程序里用到阻塞语句竟然不是很明白，说到底是从来没有自己仔细分析过。当然一般情况程序中也是推荐用非阻塞的。 　　一般来说大家都会用以下几个例子来说明阻塞与非阻塞： 大家可以参考http://www.cnblogs.com/crazybingo/archive/2012/03/20/2408980...
verilog的阻塞与非阻塞语句
gtkknd的专栏
08-27 270
练习四 阻塞语句和非阻塞语句
Jayzou
07-25 352
blocking模块代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 15:28:29 07/25/2019 // Design Na...
【verilog中的阻塞赋值与非阻塞赋值】
借问众神明的博客
05-26 1739
文章目录1: 非阻塞赋值语句2：阻塞赋值语句总结 1: 非阻塞赋值语句 非阻塞(Non_Blocking)赋值方式块结束后才完成赋值操作。b的值并不是立刻就改变的。对于时序电路中的always块的reg信号，一般采用非阻塞语句赋值。这种方式的赋值并不是马上执行的，也就是说always块内的下一条语句执行后，b并不等于a，而是保持原来的值。always块结束后，才进行赋值。 如： module no_blocking (clk, a ,c ); input cl
Verilog中的阻塞与非阻塞赋值
好好学习，天天向上
12-14 6934
在Verilog HDL语言中，信号有两种赋值方式，即阻塞赋值和非阻塞赋值。 1、阻塞（Blocking）赋值（如 b = a） 阻塞赋值，顾名思义，即在一个always块中，后面的语句会受到前语句的影响，具体来说，在同一个always中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被“阻塞”。在一个过程块内多个阻塞赋值语句是顺序执行的。 赋值语句执行完后，块才结束。 b的值在赋值语句执行完后立刻就改变的。 每条语句执行之后才能执行下一条语...
Verilog中阻塞赋值与非阻塞赋值语句的区别详解
阻塞赋值和非阻塞赋值是Verilog中两种类型的赋值语句，它们在设计和仿真中扮演着非常重要的角色。正确理解阻塞赋值和非阻塞赋值的区别对于Verilog的设计和仿真非常重要。 阻塞赋值语句使用“=”符号，例如：`Q1=D;`...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值