vitis 报错（2）[Common 17-53] User Exception: Unable to get hpfm file from project

已于 2023-08-03 10:26:07 修改
阅读量658 收藏 3
点赞数 3
分类专栏： 软件报错 文章标签： fpga开发 嵌入式硬件 单片机
于 2023-08-03 10:22:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/EfunStudy/article/details/132077722
版权

问题：[Common 17-53] User Exception: Unable to get hpfm file from project property platform.hpfm_file or from the BD itself.

在创建工程时，会有一个 "Project is an extensible Vitis platform"可勾选项，如果勾选了此项，Menu->File->Export 会变成 "Export Platform" 而不是 "Export Hardware"。如果直接导出，可能会报错。

 此时需要在platform setup页面使能M_AXI_GP端口以及FCLK_CLK0端口，并使FCLK_CLK0端口设置成默认

EfunStudy
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
dhcp-common-4.1.1-53.P1.el6.centos.1.x86_64.rpm
05-16
dhcp-common-4.1.1-53.P1.el6.centos.1.x86_64.rpm dhcp-common-4.1.1-53.P1.el6.centos.1.x86_64.rpm
puc-arq-fro-end-exc-01:puc-arq-fro-end-exercicio-01
04-12
用来学习如何从头开始制作此项目的链接 在REACT中创建我的第一个项目 从零开始了解REACT路由
vitis-scripting-example:Vitis脚本编制工作流的示例和模板项目
04-13
Vitis脚本示例 Vitis脚本编制工作流的示例和模板项目。 该项目演示了以下主题： 用HLS C ++编写的内核 使用内存映射与主机通信 AXI流与其他内核 用RTL编写的内核 自由运行的AXI流内核 从Verilog源构建并打包到XO文件中 将内核链接到比特流 控制执行的主机端OpenCL程序 硬件ILA调试实用程序 在设计中添加调试内核 附加到虚拟（PCIe）JTAG探针并设置ILA触发器 加载捕获的ILA波形 示例项目 该项目的数据流如下： krnl_feeder =(ms2b,ls2b)=> krnl_dual_fifo =(ms2b,ls2b)=> krnl_poller 而krnl_feeder和krnl_poller通过OpenCL DMA（通过PCIe）读取/写入主机。 krnl_feeder 32位数据分解为2个16位整数，并馈入用Verilog编写的AXI流缓
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can't read "map":
09-17
Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target
vivado综合报错
Turn_on的博客
03-02 1767
将一个vivado工程建立副本之后直接打开修改，然后综合，会报错。 最终发现是一个老生常谈的问题：目录中含有中文。将中文目录去除即可。
vitis 头文件报错
treelikeone的博客
06-16 848
2、有对应文件，那大概是软件问题了，除了别处的更改makefile外，可以试试从bsp里导入一个例程，将代码拖入例程文件中编译运行。1、先看下platform里spr文件的bsp是否有对应文件，若重置bsp后没有，说明硬件平台没更新，先更新一下xsa文件；
Vitis导入自制IP导致无法构建Platform
NoNoUnknow的博客
10-15 555
【代码】Vitis导入自制IP导致无法构建Platform。
vitis 报错（1）[Common 17-69] Command failed: ERROR
EfunStudy的博客
03-31 2743
只是简单的配置了zynq并添加了spi接口，bd验证以及bitstream生成都没有问题，包含bitstream导出hardware时出现如图报错。看了Xilinx论坛的帖子，也有包含ila时或者其他情况会出现该报错的，有其他解决办法，但重新打开工程最直接有效。
vivado ila 错误 [Xicom 50-38] xicom: Unable to connect to debug core(s) on the target device.
weixin_68097967的博客
04-28 363
vivado等待触发，vitis一运行程序，vivado立马报这个错误。
2D-CNN-Forward-Propagation:在Vitis HLS中使用C ++实现2D卷积神经网络
04-13
在Vitis HLS中使用C ++实现2D卷积神经网络 CNN-使用-HLS 目录结构： 该软件包包含以下目录： modules /-用于开发和测试用于CNN实施的单个HLS功能的目录 neuronetwork_stream /-包含C ++源代码和测试平台的目录 py ...
red-pitaya-notes:关于Red Pitaya开源工具的说明
03-18
红火龙果笔记关于Red Pitaya开源工具的说明
D1-05 Introduction to Vitis HLS-Frederic Rivoallon-region
11-02
D1_05 Introduction to Vitis HLS_Frederic Rivoallon_region
问题与解决方法
m0_73524477的博客
11-06 145
错误记录
Understanding and Analyzing Application Crash Reports
diaoju3333的博客
12-04 607
Introduction When an application crashes, acrash reportis created and stored on the device. Crash reports describe the conditions under which the application terminated, in most cases includin...
02-STM32基础---时钟、GPIO、中断
小玖工作坊-博客
05-30 810
GPIOstm32 的 通用输入输出 端口，STM32 芯片的 GPIO 引脚与外部设备连接起来，从而实现与外部通讯、控制以及数据采集的功能；作用：负责采集外部器件的信息或者控制外部器件工作，即输入输出；快速翻转，每次翻转最快只需要2个时钟周期每个IO都可以用作中断支持8种工作模式STM32工作电压范围：2V
Circuits--Building--FSM1101
kamo
05-27 209
【代码】Circuits--Building--FSM1101。
Verilog中 generate语句的用法
最新发布
qq_34895681的博客
05-30 315
本文详细阐述了Verilog中generate语句的应用，它是一种用于创建可配置和可扩展硬件设计的强大工具。generate语句允许开发者根据参数或条件重复或条件性地生成代码块，从而减少代码的冗余，提高代码的复用性。
Verilog HDL中如何控制模块的调用与否
qq_34895681的博客
05-30 987
本文主要介绍了在Verilog HDL编程中，如何根据不同情况控制模块是否被调用的方法。 1、注释，通过在代码中使用注释符号//或/* */来临时禁用模块； 2、条件编译指令，使用ifdef和endif预处理指令来根据是否定义了特定的宏来决定是否编译某段代码。 3、generate语句，利用generate和endgenerate关键字，根据参数或条件来生成代码块
vitis报错C TB post check failed
07-15
对于Vitis报错"C TB post check failed"，这通常是由于一些错误导致的。这个错误通常与使用了OpenCL编程模型有关。以下是一些可能的原因和解决方案： 1. 内核代码错误：检查你的内核代码，确保没有语法错误或逻辑...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值