硬件配置:EP3C40F484C6N、AD9218、DDR2 SDRAM(显存)、LCD显示屏
软件配置:类似于正点原子开拓者Nios II教程:基于高速 AD/DA 模块的示波器实验。
(波形显示采用 Verilog HDL 来设计,用户界面的绘制在Nios II 中采用 C 语言来设计)
本教程基于这篇教程:
在外部SDRAM中运行的NIOS II程序的固化方法_芯路恒电子技术论坛_巨大八爪鱼的博客-CSDN博客
但是下载进去之后发现上电之后Verilog HDL部分正常运行,而Nios II软件部分不运行,按下复位按钮之后才正常运行。
只用verilog 代码写的程序和不带SDRAM的Nios II程序固化没有任何问题,表明硬件没有问题。
网上找了很多教程都没有类似的问题。然后分析了Nios ii程序上电启动过程、修改ddr、flash地址、尝试三种不同的程序固化方式后发现无济于事。
之后转变思路,手动写一个verilog复位程序,实现上电之后或者硬件复位之后自动给qsys 核复位的效果,程序如下:
module internal_reset(
input rst,
input clk,
output reg reset
);
parameter cnt_cmp = 24'd5000000;
reg [23:0] clk_cnt;
always @(posedge clk or negedge rst) begin
if(!rst)
clk_cnt <= 0;
else if(clk_cnt < cnt_cmp)
clk_cnt <= clk_cnt + 1;
else if(clk_cnt == cnt_cmp)
clk_cnt <= clk_cnt;
else
clk_cnt <= 0;
end
always @(posedge clk) begin
if(clk_cnt == cnt_cmp)
reset <= 1'b1;
else
reset <= 0;
end
endmodule
reset接qsys复位接口,程序固化后上电正常运行。