PCB为什么需要3W原则跟等长还有阻抗计算的原因

绪论
首先我们需要知道，信号完整性的三个主要问题：反射，时延，串扰
我们平常总与这几个关键词打交道，但是导致这些的原因是什么呢？

1、串扰

导致串扰的最大原因就是就是线间距，因为两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声，根据麦克斯韦定律，只要有电流的存在，就会有磁场存在，磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。（通俗易懂的就是信号线上的电流产生磁场，磁场互相干扰就容易出问题），所以我们在走线的时候尽量保持3W原则，这样可以减少大概90%的串扰，2W的话可以减少70%的串扰，所以我们要尽量保证做到3W，但是在高密度的板子上，我们很难做到3W，那这时候没办法，只能尽量去走3W，剩下不行的走2W 。
这里我就没有，满足3W，但是大于了2W，尽量去满足吧，因为密度太高

2时延
时延是指从一个网络的一端传送到另一个端所需要的时间， 在高速高速存储器的地址和数据线上（例如DDR4），为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制，所以我们一般才等长，如果不等长，我们无法保证他们同时到达时钟的上升沿或者下降沿，就像两个人他们跑的路线不一样长，但是你却要求他们到达终点是一样的，信号又不能一个慢跑一个快跑，所以我们需要等长处理

这里满足了等长

3反射
导致反射的主要原因就是阻抗不匹配，阻抗不匹配的第一个问题就是输出功率的衰减和能量反射，所以我们要减少反射的，就要进行阻抗匹配

当然我们在布线的过程中会有许多权衡的东西，所以不能保证所有都是严格做到，但是我们要去尽量做到，并知道其中的利弊，进行权衡！