10、亚稳态
亚稳态如果不解决，那么会一直向下传播，尤其是组合逻辑电路，寄存器具有消除亚稳态功能，使用多级寄存器消除亚稳态的危害，单Bit数据从低速到高速，一般采取打两拍进行对亚稳态的消除，打一拍的话，我们数据正常输出的概率是70-80%，第二拍以后数据正常输出的概率是99以上
我们打的第一拍，是用来数据同步的，第二拍一般是消除亚稳态，第三拍也是消除亚稳态
1、亚稳态简介
因为数据都有压摆率，我们系统时钟到达上升沿，数据没达到稳定，就会产生亚稳态，亚稳态的时候，输出信号会出现毛刺、震荡、或者固定在某一电压值。而不是等于数据输入端D值，经过震荡以后，可能会出现0/1，出现0或者1是随机的，与输入是没有关系的。
1、什么是亚稳态
亚稳态就是不稳定的状态，亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
2、亚稳态的危害
亚稳态如果不解决，那么他会一直向下传播，不知道会传播多少级，如果后面是组合逻辑，那么亚稳态无法消除，那么会严重影响我们的数据提取与数据处理！
3、产生亚稳态的原因
输入信号输入到寄存器的时候，不满足我们的建立时间、保持时间这两个条件
4、建立时间、保持时间
建立时间Tsu：当我们的上升沿到来之前，我们的数据要维持一定时间的稳定状态，数据稳定不变的一个最小时 间，叫做建立时间。
保持时间Th： 触发器时钟上升沿到来以后，在一定的时间内，我们的数据也要保持不变，数据保持不变的最小 时间，也就是保持时间。
5、寄存器延迟(Tco)
上升沿以后到产生震荡，叫做寄存器延迟
6、决断时间
输出信号不稳定的状态到变成0或者1的时间叫做决断时间，这段时间是不确定的，也就是我们不知道他会发生多久，但是最终会输出0或者1，到最后做一个决断，所以叫决断时间(Tmet)
7、如何降低亚稳态发送的概率
使用寄存器消除亚稳态，每经过寄存器，决断时间会减小，打两拍后虽然能让信号稳定到 0 或者 1 中确定的值，但究竟是 0 还是 1 却是随机的，与打拍之前输入信号的值没有必然的关系。
当第一个寄存器发生亚稳态后，经过Tmet的振荡稳定后，第二级寄存器能采集到一个稳定的值。但是为什么第二级寄存器还是可能会产生亚稳态呢？由于振荡时间Tmet是受到很多因素影响的，所以Tmet时间又长有短，所以当Tmet时间长到大于一个采集周期后，那第二级寄存器就会采集到亚稳态
详解见FPGA中亚稳态——让你无处可逃 - 屋檐下的龙卷风 - 博客园 (cnblogs.com)
11、亚稳态的震荡时间
亚稳态震荡时间Tmet关系到后级寄存器的采集稳定问题，Tmet影响因素包括：器件的生产工艺、温度、环境以及寄存器采集到亚稳态离稳定态的时刻等。甚至某些特定条件，如干扰、辐射等都会造成Tmet增长。
12、亚稳态发生概率计算
稳态产生的概率大概为：
概率 = （建立时间 + 保持时间）/ 采集时钟周期
为系统采用100M时钟对一个外部信号进行采集，采集时钟周期为10ns，那采集产生亚稳态的概率为： 1ns/10ns = 10%
同理采用300M时钟对一个外部信号进行采集，那产生亚稳态的概率为：1ns/3.3ns = 30%
如果采用三相相位差为120°的时钟对一个外部信号进行采集，那产生亚稳态的概率接近90%
所以在异步信号采集过程中，要想减少亚稳态发生的概率：
（1） 降低系统工作时钟，增大系统周期，亚稳态概率就会减小；
（2） 采用工艺更好的芯片，也就是Tsu和Th时间较小的FPGA器件；
13、慢速到快速可能会产生漏采
单比特信号从快速时钟域同步到慢速时钟域还仅仅使用打两拍的方式会漏采数据，所以往往使用脉冲同步法或的握手信号法；而多比特信号跨时钟域需要进行格雷码编码（多比特顺序数才可以）后才能进行打两拍的处理，或者通过使用 FIFO、RAM 来处理数据与时钟同步的问题。亚稳态振荡时间 Tmet 关系到后级寄存器的采集稳定问题，Tmet 影响因素包括：器件的生产工艺、温度、环境以及寄存器采集到亚稳态里稳定态的时刻等。甚至某些特定条
件，如干扰、辐射等都会造成 Tmet 增长
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
