90，Verilog-2005标准篇：Verilog通配符介绍

于 2024-08-20 22:39:52 发布
阅读量90 收藏
点赞数 3
分类专栏： Verilog-2005标准详解篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/141370255
版权

Verilog使用特定的符号（通配符）来指定文件或文件集的绝对路径或相对路径。所使用的通配符如下：

“?”：单字符通配符（匹配任何单字符，经常使用）

“*”：多字符通配符（匹配目录/文件名中的任意字符数，经常使用）

“...”：层级通配符（匹配任意数量的层级目录）

“..”：指定父目录

“.”：指定包含lib.map的目录

其中以“/”结尾的路径应包括指定目录中的所有文件，其与 “/*”含义相同。路径 ./*.v 和 *.v 相同，都指定了当前目录下所有后缀为 .v 的文件。

例1：

library  rtlLib *.v ;  // 匹配当前目录下所有后缀为 .v 的文件

library  gateLib ./*.vg ;   // 匹配当前目录下所有后缀为 .vg 的文件

例2，给定以下一组文件：

/proj/lib1/rtl/a.v

/proj/lib2/gates/a.v

/proj/lib1/rtl/b.v

/proj/lib2/gates/b.v

从 /proj 库中解析出以下绝对文件路径指定：

/proj/lib*/*/a.v =/proj/lib1/rtl/a.v, /proj/lib2/gates/a.v

.../a.v =/proj/lib1/rtl/a.v, /proj/lib2/gates/a.v

/proj/.../b.v =/proj/lib1/rtl/b.v, /proj/lib2/gates/b.v

.../rtl/*.v =/proj/lib1/rtl/a.v, /proj/lib1/rtl/b.v

在 /proj/lib1 目录中，下列相对文件路径参数的解析结果为：

../lib2/gates/*.v = /proj/lib2/gates/a.v, /proj/lib2/gates/b.v

./rtl/?.v = /proj/lib1/rtl/a.v, /proj/lib1/rtl/b.v

./rtl/ = /proj/lib1/rtl/a.v, /proj/lib1/rtl/b.v

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！

FPGA小飞
关注
  • 3
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
verilog 95和01区别（自己整理）
04-03
### Verilog 95与2001标准的主要区别 #### 模块定义 Verilog 95标准中，模块的定义方式较为简单，输入输出端口声明可以在括号内直接给出名称，如： ```verilog module aaa(clk, datain, dataout); input clk; input...
verilog2001新特性
01-06
随着技术的发展，Verilog 的标准也在不断更新和完善，其中 Verilog 2001 相对于早期版本 Verilog 1995 增加了多项重要的新特性，旨在提高设计效率并增强语言的功能性。 #### 1. Generate 语句 (生成语句) Generate...
verilog-1995 和verilog-2001的区别
强迫症高级患者的博客
12-16 1114
下面对Verilog-2001新增特性进行详细说明，部分说明用实例进行解析。 l generate语句 Verilog- 2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个 variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-el...
emacs verilog-mode方式实现verilog实例化集成
学而不思则罔，思而不学则殆
07-09 1万+
背景介绍 AUTOINST和AUTOWIRE的应用 背景介绍emacs默认自带verilog-mode插件，不仅仅支持语法高亮、代码段自动补全等功能，核心应用还有/*AUTOXXX*/。 IC顶层集成，最常见的工作就是实例化和端口线网的连接。可以利用/*AUTOINST*/和/*AUTOWIRE*/节省很多工作量，减少出错可能性。AUTOINST和AUTOWIRE的应用下面是示例。用到的技巧包括：
vscode搭建Verilog HDL开发环境
热门推荐
weixin_50810761的博客
11-27 1万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
Xilinx-Verilog-学习笔记（15）：Verilog基础语法演示（2）
qq_42826337的博客
11-02 1265
Xilinx-Verilog-学习笔记（15）：Verilog基础语法演示（2） 一、移位寄存器 移位寄存器原理： 按照时钟节拍，一位一位移进来，起初寄存器中的值为0，lvds发送过来的数据为lvds d1。本实验采取从左侧移入的方法。 第一个时钟周期：{lvds_d1 0000_000} 第二个时钟周期：{lvds_d2 lvds_d1 000_000} ······ 第八个时钟周期：{lvds_d8 lvds_d7 ···· lvds_d1} 其中，花括号为位拼接符，新移进来的1位与之前移位寄存器中的前
verilog-2001语法注意部分（转）
wu_shun_sheng的博客
09-03 1524
l generate语句 Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 为此，Verilo...
Verilog-2001
xiangyuqxq的专栏
02-13 2962
1.Verilog-2001的由来       Verilog HDL 虽然得到了广泛应用，但是人们在应用过程中也发现了Verilog的不少缺陷。在2001年，OVI(Open Verilog Initiative)向IEEE提交了一个改善了用户觉得原始的Verilog－95标准缺陷的新的标准。这一扩展版本成为了IEEE1364-2001标准，也就是Verilog 2
verilog语法进阶
I_LOVE_MCU的博客
03-07 3244
这里写目录标题学习记录组合数组数组逻辑或与按位或注意向量隐式赋值 ，使用 `default_nettype none 避免bug创建内存数组的使用数字组合问题注意区分高位有没有被赋值向量逆向，注释没看懂重复组合向量全加器移位寄存器不完整分支和不完整输出逻辑X、Z{32{sub}}将sub补成32位，如果不补可能只运算1位同或的两种表达方式异或???所有位全部赋值为1，省事一种写法当两个正数相加产生一个负数，或两个负数相加产生一个正数时，就会发生有符号溢出。有几种方法可以检测溢出:可以通过比较输入和输出数字的
Verilog-2001新增特性
weixin_30449453的博客
03-10 77
l generate语句 Verilog-2001添加了generate循环，允许产生 module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 为此，Verilog-2...
转载:VerilogHDL可综合设计+Comments
ChipArtist's Blogs
07-08 221
　　可综合的语法已经记录得差不多了，剩下一些遗留的问题，在这里记录一下吧。 一、逻辑设计 （1）组合逻辑设计 下面是一些用Verilog进行组合逻辑设计时的一些注意事项： 　　①组合逻辑可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表；第二种就是用assign 关键字描述的数据流赋值语句。 　　②always 模块的敏感表为电平敏感信号的电路可几乎可以完成对所有组合逻辑电路的建模。always模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整.
Notpad++Verilog 关键字彩虹高亮
12-27
`case` 是标准匹配，而 `casex` 包含了 'x' 和 'z' 作为通配符，用于不确定或不关心的值。 4. `module`：是 Verilog 中的基本构建模块，用来定义一个独立的硬件实体，包含输入、输出、内部信号以及行为描述。 在 ...
cookbook-systemverilog-uvm-coding-performance-guidelines-verification-academy
01-04
在本篇文章中，我们将根据给定文件的信息来详细解读有关UVM（Universal Verification Methodology）的知识点，这是一份来自mentor官方的手册，专门针对系统验证工程师，它涵盖了高效编写SystemVerilog代码以及性能...
DC使用全书(Design-Compiler).pdf
07-01
实体类型包括了上述的八种设计实体，名称列表可以使用“*”进行通配符匹配，而-hierarchy选项则指示DC在所有设计层次中进行搜索。 5. 编译器指示语句 在HDL代码中，编译器指示语句（Compiler Directives）用于控制...
FPGA 综合笔记
飞多学堂的博客
08-16 971
如果您的测试台在上升的时钟边缘精确更新了 TxSync 输入，那么 nextState 中将会出现一个毛刺。您的模拟器可能会消除这个毛刺，使其看起来 nextState 从未进入过 State_WRITETOLANE1 状态，但实际上它确实进入过，只是非常短暂。在我的情况下，我是在下降的时钟边缘更新输入的。启动失败板子：带10k 上电阻，CONIFG_DONE 脚对地95M电阻，对VCC电阻：32k。怀疑1：板子 FPGA 引脚有四根分线，怀疑是飞线过多，在操作时烧了板子。尝试重新焊接 R19 ，失败。
FPGA开发——DS18B20读取温度并且在数码管上显示
最新发布
weixin_63553972的博客
08-19 509
在上一篇文章中我们对于DS18B20的相关理论进行了详细的解释，同时也对怎样使用DS18B20进行了一个简单的叙述。在这篇文章我们通过工程来实现DS18B20的温度读取并且实现在数码管伤显示。
FPGA进阶教程15 使用mdio接口定义百兆以太网
shock-shock的博客
08-16 286
然后将op_wr_data设置为A100,二进制就是1010 0001 0000 0000，可以看到，第6位和第13位分别是0和1，第12位为0，第15位是软复位，默认为1，这样就可以将以太网设置为百兆，时钟频率就为25MHZ了。如上述代码所示，op_addr是设置寄存器地址为0x00,也就是下图的寄存器。也就是将第6位设置为0，第13位设置为1。这个过程也是想教大家学会如何看芯片手册。
verilog当中仿真的时候赋值用=还是＜=
qq_43811597的博客
08-16 216
【总结：<=是所有数据同时变化，而=是顺序执行。如果是左边数据的赋值都是不关联的，那么就可以用<=，使所有赋值同时有效。如果有a和b都需要赋值，且b的值跟a有关的同时还需要一起变化，那么可以用=】一般情况下可以用<=，因为如果信号需要寄存打一拍，如果给的激励刚好打在要寄存那一拍的时钟上，可能从仿真波形看不出来打拍。那么数据就会在上升沿之后错过一点点有效，最后的结果也会是在下一个上升沿发生变化。3.用时钟下降沿去赋值，会在下一个时钟上升沿来的时候变化，相当于打半拍。2.直接用“<=”进行赋值，有寄存一拍。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值