本文介绍关于quartus软件的编译和仿真的内容,以Verilog代码为例,不进行电路图绘制。也提供一种win10下仿真不兼容的解决方案
Quartus教程
首先打开quartus
然后新建工程文件:File->New Project Wizard
然后出现弹窗,点击下一步会进入工程文件夹路径选择界面,根据自己需要进行设置
然后弹窗会提示是否添加设计文件,如果有需要可以添加,没有的话就直接下一步
然后选择自己的芯片类型
然后会选择设计,仿真和时序的工具,如果没有使用到额外的工具就直接下一步
最后核对信息是否正确
然后点击finish,选择File->New,选Verilog HDL File
然后写Verilog,写完后进行编译
点击Start Compilation,选择保存文件,然后选择Verilog HDL文件存放路径,下面的添加到现有工程文件要选上
编译成功后会有弹窗提示,暂时不管警告内容,可以看看flow summary
然后新建Vector Waveform File
然后在左边Name区域右键点击,选择Insert Node or Bus
然后点击右边的Node Finder
然后点击右上角List,左边会出现需要仿真的信号,然后将Node Found中的信号选中,移动到右边的Selected Nodes
然后点击OK,开始进行波形设置
左边的工具栏中有各种各样的信号,时序,高电平,低电平,反转,计数,随机值等,可以自己慢慢尝试
然后点击Assignments->Settings
然后将Simulation mode设置为Functional
然后点击Processing->Generate Functional Simulation Netlist,生成功能仿真网表,会有弹窗提示保存波形文件,下面也有将文件添加至现有工程文件的选项,这个要选中
保存完成后会有弹窗提示,然后就可以开始仿真了
win10不兼容解决方案
这个时候如果是win10的话,会出现卡死,因为Quartus II 9.0版本较低不支持win10。解决办法就是找到Quartus的exe文件然后选择兼容win7,我的路径是D:\Quartus\quartus\bin,找到后右键->属性->兼容性->兼容win7,我还勾选了以管理员身份运行,供参考
这样选择后在仿真时还是会卡死,卡死的时候切回到桌面,可以点击右下角,也可以直接win键+D,然后再切回去,仿真就完成了
从图中可以看出,仿真结果与预期相同