目录
完成PL端设计
参看<待补充>,需要注意的是选择文件类型时,勾选(Do not specify sources at this time),否则配置很麻烦。本文中PL端只有一个led.v文件。
开始固化
例化zynq处理器IP核
在bd文件导入zynq的IP核
配置外设
配置DDR
端口连接
检查一下
导出IP核
加入顶层设计
将PL端模块加入顶层设计
其实就是模块例化
生成bit文件
可以烧入fpga测试一下
导出硬件平台
注意选择include bitstream
启动vitis
在vivado中启动:Tools -> launch vitis IDE
新建项目
导入硬件平台
选择vivado导出的xsa文件
选择FSBL项目
编译文件
我的编译过程特别慢,不知道什么原因
在板子上运行(可略过)
Run As -> Launch Hardware
生成boot.bin文件
按提示步骤进行,系统全都默认设置好了。(下面三个文件顺序不能变)
完成固化
将生成的boot.bin文件复制粘贴进sd卡,设置fpga配置方式为sd卡,插入sd卡上电即可。
其他
使用flash固化比用sd卡固化简单多了,但是flash固化时会用到fsbl文件,可以在下图路径找到。
END。。。