AXI协议学习总结(一)

已于 2024-05-13 21:53:46 修改
阅读量768 收藏 9
点赞数 1
分类专栏： AMBA协议学习 文章标签： fpga开发
于 2022-10-12 02:41:33 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Hqy123_/article/details/127274054
版权

一、通道定义

在AXI架构里面一共有五个相互独立的通道，可以把他们分成两组:读地址通道AR、读数据通道R、写地址通道AW、 写数据通道W、写响应通道B。

说明：

1、写为什么有三个通道，读只有两个通道？

  • VALID/READY握手机制只允许一个方向的数据流，所以对于读事务，数据（data和resp）从slave流向master，而对于写事务，数据从master流向slave，所以就需要单独的响应通道

5个独立通道中的每一个都由一组信息信号以及提供双向握手机制VALID和READY信号组成，

同一通道的握手满足发送方valid与接收方ready相互不影响的原则(有三种握手的方式)，不同通道间的约束要满足：写回复必须在一次写事务的最后一个写数据之后；读数据必须在接收到读地址信号之后 ；通道间握手必须满足一定的依赖关系。

valid:表示发送方通过置位VALID信号，来告诉接收方，自己已经将数据等信息准备好

ready:表示接收方通过置位READY信号，来告诉发送方，自己准备好了接收数据

读和写的数据宽度可以是8, 16, 32, 64, 128, 256, 512, 1024 bits

二、信号定义

1、全局信号

信号来源描述
ACLK时钟源全局时钟信号。在全局时钟的上升沿采样同步信号。
ARESETn复位源全局复位信号。这个信号是低有效。

所有信号都在全局时钟的上升沿采样。

2、写地址通道信号

信号来源描述
AWIDMaster写事务标识符。
AWADDRMaster在一次写事务中第一次传输的地址。
AWLENMaster长度，在一次写事务中传输(burst)数据的确切数量。此信息决定与该地址相关联的数据传输的数量。这在AXI3和AXI4中不同。
AWSIZEMaster大小，在一次写事务中每一次数据传输(beat)的字节数量。
AWBURSTMaster突发类型，表明在一次写事务中每一次传输的地址如何变化。
AWLOCKMaster提供有关写事务的原子特征的信息。这在AXI3和AXI4中不同。
AWCACHEMaster表明如何要求写事务在系统中进行。
AWPROTMaster写事务的保护属性：优先，安全等级，访问类型。
AWQOSMaster写事务的服务质量标识符。在AXI3中没有实现。
AWREGIONMaster写事务的区域指示符。在AXI3中没有实现。
AWUSERMaster对写地址通道的用户定义扩展名。在AXI3中没有实现。
AWVALIDMaster表明写地址通道信号有效。
AWREADYSlave表明写地址通道上的传输可以被接受。

3、写数据通道信号

信号来源描述
WIDMaster写数据传输的ID标识。只有AXI3中有此信号。
WDATAMaster写数据。
WSTRBMaster写选通，表明哪一个字节通道携带有效数据。
WLASTMaster表明是否是一个事务(说burst更好)中的最后一个数据传输。
WUSERMaster写数据通道中用户定义的扩展名。在AIX3中没有此信号。
WVALIDMaster表明写数据通道信号是有效的。
WREADYSlave表明在写数据通道上的传输可以被接收。

4、写响应通道

信号来源描述
BIDSlave写响应的标识符号。
BRESPSlave写响应，表明写事务的状态。(4种状态)
BUSERSlave写响应通道的用户定义扩展名。在AXI3中没有此信号。
BVALIDSlave表明写响应通道信号是有效的。
BREADYMaster表明在写响应通道的传输可以被接收。

5、读地址通道信号

信号来源描述
ARIDMaster读事务的标识符号。
ARADDRMaster在一次读事务中第一次传输的地址。
ARLENMaster长度，在一次读事务中数据传输(burst)的精确数量。在AXI3和AXI4中不同。
ARSIZEMaster大小，在一次读事务中每一个数据传输(beat)的字节数量。
ARBURSTMaster突发类型，表明在一次读事务中地址如何变化。
ARLOCKMaster提供读事务的原子特征信息。这在AXI3和AIX4中不同。
ARCHCHEMaster表明读事务是如何在系统中进行的。
ARPROTMaster读事务的保护属性：优先，安全等级和访问类型。
ARQOSMaster读事务的服务质量标识符。
ARREGIONMaster读事务的区域指示符。在AXI3中没有此信号。
ARUSERMaster读地址通道的用户定义的扩展名。
ARVALIDMaster表明读地址通道信号是有效的。
ARREADYSlave表明读地址通道上的传输可以被接收。

6、读数据通道信号

信号来源描述
RIDSlave读数据和响应的识别符号。
RDATASlave读数据。
RDATASlave读数据。
RRESPSlave读响应。表明读传输的状态。
RLASTSlave表明在读事务(说burst更好)中是否是最后一个数据传输。
RUSERSlave读数据通道用户定义的扩展名。在AXI3中没有此信号。
RVALIDSlave表明读数据通道信号是有效的。
RREADYMaster表明读数据通道上的传输可以被接收。

三、AXI传输

AXI协议以burst为基本传输单位！！！

1、专业术语(很重要！！！)

Transaction：两个 AXI 组件为了传输一组数据而进行的所有交互称为 AXI Transaction，AXI 传输事务，包括对应各个通道上的交互，AXI的一次操作(指令)或一次事务(包括写事务或读事务)称为一次Transaction，事务又分为读事务和写事务，一次事务包含一次或者多次burst。(但由于AXI协议以burst为基本传输单位，所以经常把两者混合，因为很多的数据分为多次burst，在传最大burst数量(256拍)后，只能分片给一个新地址，此时应称为一个新事务了，与xLAST信号对应，在每一个burst的最后一拍拉高last信号)

Burst：一次传输中的负载数据称为Burst，一次突发由一笔或多笔数据传输(beat or transfer )构成。

Beat：一笔传输称为Beat或transfer，这里可以理解为一拍。

时序图

1、突发式读时序图

说明：

  • 读数据必须在接收到读地址信号之后，从机在ARVALID和ARREADY信号都有效才能给出RVALID信号，开始数据传输

 2、重叠突发式读时序图

在第一次突发式读完成后处理第二次突发式读数据。主机一开始传送了两个地址给设备，设备在完全处理完第一个地址的数据之后才开始处理第二个地址的数据。(outstanding)

 3、突发式写时序图

 说明：

  • 写传输中三个通道各自的vaild和ready信号没有先后关系，vaild可以先于或晚于或同时与ready信号拉高，但写响应必须在一次写burst(事务)的最后一个写数据之后。

2、传输方式

在AXI协议规范中，AxBURST表示ARBURST或AWBURST,：

AXI协议由三种突发传输方式，由地址通道信号AxBURST决定

 FIXED 固定突发：

  • 突发中每个传输的地址是相同的。
  • 突发中所有拍的有效字节通道是相同的。然而，在这些字节通道中，WSTRB生效的实际的字节在突发中的每一拍可能不同。这种突发类型用于重复访问相同的位置，如加载或清FIFO。

INCR递增突发：

  • 在一个递增突发中，一次指令只会给一个初始地址(只传递了第一个字节数据的地址，也就是起始地址，后续要读或者要写的地址根据控制信息改变)，突发中每次传输的地址是之前传输地址的递增,每次递增的值是前一个地址加上实际有效数据字节数；长数据分片后地址是依靠AxLEN(需转换为字节数)和实际burst传输的数据的字节数，AXI中地址是按照字节数来增加的。
  • AXI3支持1-16传输的突发长度，AXI4对INCR突发类型扩展了突发长度，支持1-256传输。
  • 突发必须不能跨越4KB地址边界。

AxADDR:表示byte地址，地址+1，表示偏移8个bit

AxLEN：表示一次burst传输数据的时钟拍数减一

突发长度（burst length）:

AXI3突发长度定义为：
        Burst_Length = AxLEN[3:0] + 1

定义AXI4的突发长度为:
        Burst_Length = AxLEN[7:0] + 1

突发大小（burst size）：突发大小=2^AxSIZE

AxSIZE：表示在一次burst中，一拍数据传输(beat)的最大字节数

  • AxSIZE[2:0], 对读或写传输

递增传输中又分为对齐传输、非对齐传输，窄带传输

beat_byte_num:表示一次beat传输数据的实际字节数，不是数据总线位宽

  • 对齐传输与非对齐传输：指用起始地址start_addr/beat_byte_num余数为0，则表示地址是对齐传输的，也可以比如一次传输数据字节数为4，则起始地址最后两bit位应为0，如0x02就是不对齐的
  • 对于非对齐传输，使用WSTRB信号：

       1、地址给非对齐地址，数据给对齐的数据，在空余的地址补齐dummy的数据

       2、用strb信号设置相应有效数据通道，地址就设置对齐的地址

实际应用中master采用第二种方式最好，可以简化slave的工作，避免slave既要判断地址offset又要判断strb

  • 窄带传输：表示实际传输的数据位宽比数据总线位宽小的传输，需要用到AWSIZE和WSTRB信号

 WSTRB：一个多bit信号，它的位宽与数据线宽有关，对应bit位为1表示这个字节数据通道有效，0表示这个字节数据通道无效

以下是对齐传输，非对齐传输，窄带传输的例子，阴影部分表示未传输的字节

对齐传输：

 非对齐传输：

 

 窄带传输：这也是一个非对齐传输，数据总线位宽是64，但实际数据位宽是32

 wrap：回环传输

  • 起始地址start address需按照beat的字节大小进行对齐。
  • 突发长度只能从2，4，8，16中取值，突发必须不能跨越4KB地址边界。
  • 地址递增达到地址上界时回环到地址下界。

地址下界：

地址上界：

举例：

AxADDR = 0x38,  AxLEN = 3, AxSIZE = 2, AxBURST = 3(表示回环突发模式)。
Start_Address   = 0x38
burst_Length    = AxLEN + 1 = 4
beat_Number_Bytes  = 2^2=4

1、地址对齐：

        Start_Address/beat_Number_Bytes=0x38/4=14，整除，所以起始对齐

计算地址边界时注意：数字信号里没有小数，所以只取整；
2、地址下界
              = (0x38/(4x4)) x (4x4)
              = 0x30
地址上界
              = 0x30 + (4 x 4)
              = 0x40

总共有四次突发，所以四个地址依次是

Address_0 = 0x38
Address_1 = Address_0 + beat_Number_Bytes = 0x38 + 0x4 = 0x3C
Address_2 = Address_1 + beat_Number_Bytes = 0x3C + 0x4 = 0x40
因为Address_2 == 0x40, 达到上边界，因此Address_2 = 0x30
Address_3 = Address_2 + beat_Number_Bytes = 0x30 + 0x4 = 0x34
因此地址为 0x38, 0x3C, 0x30, 0x34。

回环传输例子：

  • 起始地址为0x04，在64位数据总线上实际传输32bit数据，计算边界时仍只计算实际传输的字节数，但在回环时需注意AWSIZE和WSTRB信号的使用，阴影部分表示未传输的字节

四、AXI响应

AXI协议对读和写事务提供响应信号(RRESP[1:0]、BRESP[1:0])：

  • 对读事务，来自slave的响应信息从读数据通道发出。
  • 对写事务，写响应信息从写响应通道发出。
     

OKAY：表示常规访问成功

EXOKEY：表示原子访问成功

SLVERRR：表示slave接收到了访问，但没有正确处理数据，返回一个错误信息

DECERR：表示解码错误，没有找到对应地址的slave

  • 写事务响应：写传输过程中只会在一个Burst完成的时候进行写回应。
  • 读事务响应：读传输没有读响应信息，读响应信息指明读事务的完成。读取每个数据过后均会进行读回应。‘’
  • 写应答与写数据流相反，读应答与读数据流相同。
  • 对于写事务，一个burst操作完成wlast拉高时返回一个响应信号，不会对每一个transfer返回一个响应信号。对于读事务，常规操作也是一个burst操作完成rlast拉高时返回一个响应信号，这个RRESP信号表明的是这次burst所有数据信息是否正确；另一个不常用的用法就是从机可以针对一次突发中每一次transfer返回不同的响应信号，但这要与主机协商好每次transfer数据后面都有一个RRESP信号，这个RRESP信号只表明这一拍数据的正确与否。(响应信号指REESP信号)，例如，在一连串的16个读传输中，slave可能会对其中15个传输各返回一个OKAY响应，对其中一个传输返回一个SLVERR响应。
小白菜~
关注
  • 1
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【AMBA总线三部曲】AXI协议理解
TommiWei的博客
08-04 1173
这篇文章让你必须了解AXI，通俗易懂，一看就懂！
通信协议（AXI）
热门推荐
spx1164376416的博客
11-15 2万+
一、AXI简介 SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。ARM公司就在1995年推出了自己的总线——AMBA（Advanced Microcontroller Bus Architecture，高级微处理器总线架构）。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。 AMBA3.0中新增加了一种总线——AXI（Adva
【总线】AXI第九课时：介绍AXI响应信号 (Response Signaling)：RRESP和 BRESP
最新发布
sqqwm的专栏
07-09 2990
本章节讲解AXI响应信号 (Response Signaling)：RRESP和 BRESP，理解这一章节，有助于设计和调试基于AXI协议的系统，确保系统能够正确地响应和处理各种事务状态。
AXI协议
sinat_34245317的博客
11-28 919
AXI协议
AMBA AXI3总线协议
12-26
AMBA AXI3总线协议的SLAVE接口模型，内含有testbench已经进行了仿真验证
FPGA学习经验的总结之一：AXI4协议
07-25
AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线
AXI 4 协议规范主要讲解axi总线3中总线协议.zip
10-25
AXI 4是AXI协议的第四代版本，它提供了数据宽度可扩展性、多通道支持以及更高效的数据传输机制，适用于处理器、内存、外设和其他IP核之间的通信。本讲解将深入探讨AXI 4协议规范，特别是其在AXI总线3中的应用。 一...
介绍 AXI 协议的 PPT, 因为做 AXI 的桥，学习过程中写的；
12-08
综上所述，AXI协议作为一种高效的总线接口标准，其核心优势在于提高了数据传输效率、增强了系统的可扩展性和灵活性。通过对AXI协议的理解和应用，设计人员能够更好地满足现代高性能计算的需求，尤其是在复杂的SoC...
pg059-axi-interconnect_fpga_pg059_axiinterconnect_AXI_
09-29
AXI-Interconnect是ARM公司推出的AXI协议族中的一种核心组件，它的主要功能是在多个AXI主设备和从设备之间提供灵活的互连解决方案。在FPGA设计中，AXI-Interconnect起到了桥梁的作用，能够实现不同模块间的高效通信...
AXI3/4协议
weixin_46391479的博客
03-10 1964
讲人话的AXI协议
AMBA-AXI3-v1.0协议中文
01-21
AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文
AMBA总线协议（五）—— AXI3 协议接口信号介绍1
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
12-08 4791
1. AXI 协议介绍： a. AXI协议 AMBA AXI协议主要用于高性能，高频率系统设计，并且有很多特性支持AXI可以应用于高速的互连架构 最新AMBA 接口（指AXI 3）主要目标： 1) 高带宽、低延迟的设计 2) 不需要桥接器就可以工作在高频 3) 满足更广的组件接口的要求 4) 很适合具有初始化延迟高的内存控制器 5) 灵活性，在互连架构的实现上具有灵活性 6) 向下兼容AHB，APB接口 AXI协议的关键特征： 1) 地址控制和数据相分离； 2) 支持使用字节STROBE进行非对
AXI3和AXI4协议详细说明
徐大康的博客
07-28 1万+
本文详细介绍了AXI3和AXI4协议的读写过程，对比了它们之间的区别，列出了和协议相关的所有信号并加以说明。
AXI 协议中的“对齐”与“非对齐”访问
qq_39876540的博客
05-25 1万+
1. 对齐传输： 在实际硬件中，一个寄存器一般是存储8位数据，所以对于一笔32位的数据，就需要4个寄存器来存储，因此这笔32位的数据的地址需要以0X00，0X04,0X08···这样使用，也就是所谓的地址对齐 2. 非对齐传输 AHB总线只支持对齐传输，而AXI协议支持地址的非对齐传输（且burst类型为wrap的不支持）。非对齐传输也就是所谓的可以访问的地址不需要以上例中0X00，0X04,0X08···这样使用。 在第一笔数据的传输时，如果首地址不是对齐的，那么主设备会在第一笔传输中对数据进
AXI的burstType(Fixed/Inc/Wrap)/narrow/及地址计算
cy413026的博客
01-24 4171
AXI总线中，读写地址通道AR/AW的AxBURST[1:0]信号用于定义该transaction的burst type。Burst Type2’b00FIXED2’b01INCR2’b10WRAP2’b11Reserved在这里需要突出说明的是Burst Type只和当前Burst有关，Burst之间不会互相影响。
AXI总线学习（AXI3&4）
岸边水的博客
09-09 5996
AXI总线学习AXI协议的主要特征主要结构通道定义读写地址通道读数据通道写数据通道写操作回应信号接口和互联寄存器片基本传输Read burstOverlapping read burstWrite burst传输顺序信号描述全局信号读/写地址通道信号写数据通道信号写响应通道信号读数据通道信号低功耗接口信号通道握手握手流程通道之间的关系各个通道握手信号之间的依赖关系额外的控制信息Cache的支持原子访问独占访问锁定访问写选通窄传输字节不变非对齐传输Quality of service signaling时钟和
【ARM AMBA AXI 入门 14 -- AXI 窄位传输 | 非对齐传输| 大小端传输】
CodingCos的博客
11-20 1850
在 AXI 总线协议中，支持多种数据传输，包括窄位传输、非对齐传输和大小端传输。在设计 AXI 总线接口时，处理器的大小端模式需要和外设协商一致，或者设计转换逻辑来处理不同的大小端需求。例如，如果总线宽度是 64 位，但实际只需要传输 32 位的数据，这种情况下，可以进行窄位传输。非对齐传输是指数据的起始地址不是其数据宽度的整数倍。是一个按字节分布的位掩码，每一位对应数据总线上的一个字节。大小端指的是多字节值在内存中的排列顺序。假设有一个 64 位的 AXI 数据总线，希望只写入其中的 32 位。
AXI4与AXI3的主要区别
weixin_50518899的博客
03-04 3377
在SOC各种总线中，AXI是最重要的总线，没有之一。不管是在工作中，还是在面试中，AXI协议是一个必须精通的知识点。ARM 从AMBA1到AMBA5一共五代的AMBA总线中，AXI有两代，分别是AMBA3 的AXI3和AMBA4的AXI4。可能很多刚入门的工程师即使把协议读了很多次，还是不能深入理解。这是因为，ARM 没有告诉你，需要你去了解CPU架构，了解cache，了解存储系统，了解系统架构等等知识。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值