计组简答题（面试）

第一章 计算机系统概述
1.摩尔定律和Amdahl定律
摩尔定律：集成电路芯片的集成度每 18 个月翻一番
Amdahl 定律：计算机系统中某一部件由于采用某种更快的执行方式后，整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。

2.翻译程序、解释程序、编译程序、汇编程序的区别联系
翻译程序：
编译程序：将高级语言一次性翻译成目标程序，生成目标程序。
解释程序：将源程序的一条语句翻译成对应的机器目标代码，并立即执行，不生成目标程序。
汇编程序：把汇编语言源程序翻译成机器语言程序。

3.什么是透明性
在计算机领域，站在某类用户的角度，感受不到某个事物或属性的存在。在CPU中，IR\MAR\MDR对各类程序员都是透明的。

4.字，字长，机器字长，指令字长，存储字长
字：用来表示被处理信息的单位，用来度量数据类型的宽度
字长：通常是指CPU内部用于整数计算的数据通路的宽度
机器字长：指字长
指令字长：一个指令字中包含的二进制代码的位数
存储字长：一个存储单元存储的二进制代码的长度

5.基准程序执行的越快说明机器性能越好吗
一般情况下，基准测试程序能够反应机器性能的好坏，但是，由于基准程序中的语句存在频度的差异，因此运行结果并不能完全说明问题。

6.早期冯诺依曼计算机的特点：
(1)将计算机要处理的问题用指令编成程序。
(2)指令和数据以同等地位存放在存储器中，并可按地址访问。
(3)以二进制形式表示指令和数据。
(4)在控制器的控制下，指令被逐条从存储器中取出来执行，产生控制流，在控制流的驱动下完成指令的功能。
(5)早期的冯·诺依曼机以运算器为中心，输入/输出设备通过运算器与存储器传送数据。

7.哈佛结构的优点：
(1)指令存储器只读，设计、控制简单；
(2)避免了数据对程序可能造成的破坏；
(3)利用 n 位地址可以获得 2 个 2n大小的地址空间。
目前大多数 RISC 系统采用哈佛结构

8.指令集体系结构（ISA）：
处理器支持的指令和指令的字节级编码称为指令集体系结构。ISA是软件和硬件的分界面，软件（程序）是由 ISA 规定的“指令”组成的，指令通过二进制编码规定其功能、源操作数和目的操作数的位置等信息。ISA 需要规定计算机程序员可见的所有组件及操作包括：
指令集：处理器可执行的指令的集合；
软件可见的处理器状态；
存储模式；
系统模型。
典型的 ISA：x86、ARM、POWER、MIPS、SPARC、RISC-V

9.SISD：传统串行计算机；SIMD：阵列/向量处理机；
MISD：无实际；MIMD：多处理机、机群（集群）系统。

10.计算机体系结构和计算机组成的区别联系
计算机系统结构：从外部研究计算机系统。它是使用者所看到的物理计算机的抽象，是编写出能够在机器上正确运行的程序所必须了解到的计算机的属性。
计算机组成：从计算机系统的内部来研究计算机的构成，主要内容包括：运算方法、CPU 组成、主存储器和输入输出设备、输入输出接口等。

第二章 数据的表示和运算
1.原码的优缺点：
优点：
 简单、直观，机器数和真值间的相互转换很容易。
 实现乘、除运算的规则简单。
缺点：实现加、减运算的规则较复杂。

2.IEEE754 标准：
目的：
便于程序从一类处理器移植到另一类处理器上。研制更为复杂的数值运算程序。
规定：
 尾数用原码表示，小数点前隐含一个“1”。基值隐含为 2。阶码用移码表示，移码的偏移值有专门约定：n 位移码的偏移值为 2n-1－1。
 指数(阶码)的最大值、最小值作为特殊标记预留，用来标记某些异常事件或机器零。

3.浮点数加减运算： 对阶、尾数运算、规格化、舍入处理、溢出判断。

4.原码乘
(1)被乘数和乘数取绝对值看作无符号数，符号位为两数符号位异或；
(2)看MQ中的最低位，最低位为1，+|x|，最低位位0，+0；
(3)逻辑右移；
(4)重复上述步骤，判断n次。

5.补码乘（booth算法）
(1)符号位参与运算，运算的数以补码表示；
(2)被乘数一般取双符号位参与运算，部分积取双符号位，初值为0，乘数取单符号位；
(3)乘数末尾增设附加位，初值为0；
(4)进行判断
(5)算数右移

6.浮点数乘法运算：
(1)两乘数一定是规格化数，若有一个乘数为 0，则乘积必为 0。
(2)求乘积的阶码： Ez＝Ex＋Ey；判断积的阶码是否溢出：上溢、下溢。
(3)求乘积的尾数：两乘数的尾数相乘。
(4)规格化乘积的尾数。

7.浮点数除法运算：
(1)被除数、除数一定是规格化数，除数≠0。若被除数为 0，则商必为 0。
(2)求商的阶码： Ez＝Ex－Ey；判断商的阶码是否溢出：上溢、下溢。
(3)求商的尾数：Mz＝Mx÷My
(4)规格化商的尾数。

8.两浮点数求和、差，最后对结果规格化时，能否确定需要右规的次数？能否确定需要左规的次数？
右归最多一次；左规次数无法确定，最多不会超过 n-1 次。

9.两浮点数相乘，是否可能需要右归？是否可能需要左规？为什么？若需要，能否确定左规、右归的次数？
不需右归；若需左规，只需一次。

10.两浮点数相除，是否可能需要左归？是否可能需要右归？为什么？若需要，能否确定右规、右归的次数？
不需左规；若需右归，只需一次

11.下溢的处理：渐进下溢；

12.浮点数如何进行舍入
舍入模式：就近舍入；朝 0 舍入；朝正无穷大舍入；朝负无穷大舍入。

13.补码加减法的溢出判决：
双符号位判决法；进位判决法；根据运算结果的符号位和进位标志判别；根据运算前后的符号位进行判断。

14.各种编码
(1)二进制编码的十进制数
BCD：十进制有权码
8421 码：加 6 修正
2421 码：权值由高到低分别为 2、4、2、1；大于等于 5 的 4 位 二进制数最高位为1。 
(2)十进制无权码
余 3 码：在 8421 码的基础上加(0011)2
(3)汉字编码：
国标码＝(区位码)16＋2020H
汉字内码＝(国标码)16＋8080H

15.奇偶校验码
缺点：
 只能检测每个字中所产生的奇数个错误，不具备纠错能力
优点：
 开销小，常用于校验 1 字节长的数据：通常 1 字节长的数据编码发生错误时，1 位出错的概率较大，两位以上同时出错的概率极小。
常用于：
 存储器读写校验，按字节传输过程中的数据校验

16.循环冗余校验（CRC）：
通过某种数学运算建立数据和校验位之间的约定关系。
采用模 2 算术运算：
 通过模 2 减法实现模 2 除法；
 以模 2 加法将所得余数拼接在被校验数据的后面，形成能除尽的被校验数据。
生成多项式应满足的要求：
 任何一位发生错误都应使余数不为 0、不同位发生错误应当使余数不同、应满足余数循环规律。

17.海明码：
主要用于存储器数据的校验与纠正。
采用奇偶校验的原理，错误检测和校正能力随着信息字中加入奇偶校验位的数目线性增加。
适用于最有可能发生随机错误的系统。

18.在计算机中，为什么采用二进制来表示数据？
(1)二进制只有两种状态，使用两个稳定状态的物理器件可以表示二进制的每一位
(2)二进制数位1和0正好对应逻辑值真和假，为计算机实现逻辑运算和逻辑判断提供了条件。

19.计算机在字长足够的情况下可以精确表示每一位数吗
(1)可表示任意一个整数；
(2)二进制表示小数只能使用1/2n次方的任意组合表示，即使字长很长，也无法表示出所有小数，只能无限接近

20.用移码表示浮点数的阶码的好处
(1)浮点数进行加减运算需要比阶，移码方便比较大小
(2)检验移码的特殊值比较容易

21.如何表示一个数值数据
(1)直接用二进制数表示：分为有符号数和无符号数，有符号数分为定点数和浮点数。无符号数用来表述无符号整数
(2)二进制编码的十进制整数，一般采用 BCD码表示，用来表示整数。

22.什么称为无符号整数的溢出
对于无符号整数，若寄存器位数不够，则计算机在计算过程中一般保留低位，舍弃高位。
保留的低位不能正确表达结果，意味着运算的结果超出了计算机所能表示的范围，有效数值进高位被舍弃，称为无符号整数的溢出。

23.如何判断一个浮点数是否为规格化数
为了使浮点数能够尽可能多的表示有效位数，一般要求运算结果用规格化数表示，浮点数的尾数小数第一位一定是个非0数。
(1)对于原码编码的尾数，看尾数的第一位是否为1
(2)对于补码编码的尾数，看符号位和尾数最高位是否相反

24.对于位数相同的定点数和浮点数，可表示的浮点数一定比定点数个数多吗
不一定，可表示的数据个数取决于编码表示的位数，编码位数一定，编码出来的数就是一定的，对于相同位数的定点数和浮点数，可以表述的数据个数应该一样多

第三章 存储系统
1.存储系统的定义：
两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个存储系统。

2.计算机系统中主要有两种存储体系：
Cache 存储体系：由 Cache 和主存储器构成；主要目的是提高存储器速度。对系统程序员以上均透明。
虚拟存储体系：由主存储器和磁盘存储器构成；主要目的是扩大存储器容量。对系统程序员以上均透明。

3.DRAM的刷新方式：
集中式、分散式、异步式
刷新时需要注意：
(1)刷新对CPU是透明的，即刷新不依赖于外部的访问；
(2)DRAM的刷新单位是行，由芯片内部自动生成行地址；
(3)刷新时不需要选片，即整个存储器中的所有芯片同时刷新。

4.主存与 Cache 的地址映射：
全相联隐射，直接映射，组相连映射

5.解释地址映象、地址变换
地址映象：把主存中的数据按照某种规则装入到 Cache 中，并建立主存地址与 Cache 地址之间的对应关系。
地址变换：当主存数据已经装入到 Cache 之后，在程序运行过程把主存地址变换成 Cache地址。以“块”为单位进行调度。

6.替换算法：
(1)直接映射不需要替换算法。
(2)全相联、组相联：
 随机算法、先进先出算法：没有反映局部性——最先调入的，可能也是要使用的。
 最不经常使用算法：计数器位数多，实现困难。
 近期最少使用算法：替换近期最久未用的块。
 最佳替换算法

7.降低 Cache 的缺失率：
(1)合理设计 Cache 块尺寸；
(2)合理增加 Cache 容量；
(3)合理设置相联度；
(4)硬件预取；
(5)编译优化。

8.减少 Cache 开销：
(1)Cache 访问流水化；
(2)非阻塞 Cache 技术；
(3)使读未命中优先于写

9.页式虚拟存储：
主要优点：
主存储器的利用率比较高。
页表相对比较简单，使用硬件少。
地址变换的速度比较快。
对磁盘的管理比较容易。
主要缺点：
程序的模块化性能不好
页表很长，需要占用很大的存储空间

10.段式虚拟存储：
主要优点：
① 程序的模块化性能好。
② 便于多道程序共享主存中的某些段。
③ 程序的动态链接和调度比较容易。
④ 便于按逻辑意义实现存储器的访问方式保护。
主要缺点：
① 地址变换所花费的时间长，两次加法。
② 段映象表庞大，地址、段长字段太长。
③ 主存储器的利用率往往比较低——存储管理复杂；段间“零头”。
④ 对辅存（磁盘存储器）的管理比较困难。

11.存取周期和存取时间
存取时间=完成一次操作的时间；
存取周期=存取时间+恢复时间。

12.在虚拟存储器中，页面怎么设置
页面不能过大也不能过小
页面太小剩余空间较小，可以节省空间但是会使页表增大，且不能充分利用空间局部性来提高命中率；
页面太大可减少页表空间，但平均页内剩余空间较大，会浪费很多存储空间且页面调入调出时间较长。

13.Cache行的大小和命中率之间的关系
行长太大使失效损失变大；
行长太大，cache项数变少，命中的可能性变小。

14.发生取指令Cache缺失的处理过程
PC恢复当前指令的值；
对主存进行读的操作；
将读入的指令写进Cache中，更改有效位和标记位；
重新执行当前指令。

第四章 指令系统
1.解释程序、指令、指令系统、指令集
(1)程序：由一系列有时间顺序、有逻辑关系的指令构成。
(2)指令：控制计算机硬件完成指定基本操作的命令，是用户使用计算机、计算机本身运行的最小单位。
(3)指令系统、指令集：能被一台计算机执行的全部指令的集合。

2.解释指令字长，机器字长，存储字长
(1)指令字长：一条指令的总长度
(2)机器字长：CPU进行一次整数运算所能处理的二进制数据的位数
(3)存储字长：一个存储单元中二进制代码位数

3.指令操作类型按照功能分类：
数据传送，运算类，转移操作，输入输出操作

4.解释大端存储、小端存储
大端存储：最低有效字节存储在最高地址位置
小端存储：最低有效字节存储在最低地址位置

5.简述常见寻址方式：
(1)立即寻址：直接给出操作数，常用于寄存器赋初值；
(2)直接寻址：直接给出操作数的真实地址，缩短了指令长度，但是寻址范围有限且操作数的地址不易更改；
(3)间接寻址：给出操作数地址的地址，扩大了寻址范围，便于编程，易于子程序返回，但是访问速度慢；
(4)寄存器寻址：在指令字中给出操作数所在寄存器编号，指令字较短，执行速度快但是价格贵；
(5)寄存器间接寻址：在指令字中给出操作数所在主存单元的地址，扩大了寻址范围；
(6)基址寻址：以程序的起始存放地址为起点，扩大了寻址范围，适用于多道程序设计；
(7)变址寻址：程序员自己决定哪里作为起点，用于处理数组问题，适合循环程序；
(8)相对寻址：以程序计数器所指的地址作为起点，用于控制程序的执行顺序、转移等。

6.CISC的特点: 复杂指令系统计算机，例:x86
(1)指令系统复杂，即指令数多，寻址方式多，指令格式多；
(2)绝大多数指令执行需要多个时钟周期；
(3)有多种指令可以访问存储器；
(4)CPU控制器采用微程序控制方式实现；
(5)寄存器数量有限。

7.RISC的特点:
(1)只设置使用频度高的简单指令，所以指令的操作种类少，寻址方式少。
(2)指令格式规范硬件结构精简。
(3)仅通过Load和Store指令访问主存。
(4)通用寄存器数量多，大多数操作在寄在器之间进行。
(5)采用硬布线控制器，不使用微代码(即微程序)

8.RISC不能同CISC兼容。解决办法。
大是将源程序在CISCL器上重新编译，二是用目标代码翻译器进行翻译。

9.装入/存储型指令的特点
在RISC指令系统中常见；
指令格式规整，指令长度一致，一般为32位；
只有装入/存储型指令可以直接访问内存；

第五章 中央处理器
1.C P U的功能
指令控制，操作控制，时间控制，数据加工。
保证机器按顺序执行程序是CPU的主要任务，完成数据的加工处理是cpu的根本任务。

2.C P U的基本组成
C P U 由运算器，cache和控制器组成。
运算器：执行所有的算术运算；执行所有的逻辑运算，并进行逻辑测试。
控制器：
(1)从指令cache中取出一条指令，并指出下一条指令在指令cache中的位置；
(2)对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；
(3)指挥并控制CPU、数据cache和输入/输出设备之间数据流动的方向。

3.CPU中的主要寄存器
数据缓冲寄存器DR：作为A L U运算结果和通用寄存器之间信息传送中时间上的缓冲；补偿C PU和内存、外围设备之间在操作速度上的差别。
指令寄存器IR：用来保存当前正在执行的一条指令。
程序计数器PC：保证程序能够连续的执行下去，并且可以确定下一条指令的地址。
数据地址寄存器AR：保存当前CPU所访问的数存单元的地址。
通用寄存器（R0-R3）：当A LU执行算数或逻辑运算时，为ALU提供一个工作区。
状态字寄存器PSW：保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。

4.操作控制器和时序产生器
通常把许多寄存器之间传送信息的通路称为数据通路；
操作控制器的功能就是根据指令操作码和时序信号产生各种操作控制信号，以便正确的选择数据通路，把有关数据打入到一个寄存器，从而完成取指令和执行指令的控制；
时序产生器的作用就是对各种操作信号实施时间上的控制。

5.指令周期
指令周期是取出一条指令并执行这条指令的时间；
指令周期常常用若干个CPU周期数来表示，CPU周期称为机器周期，又称时钟周期；通常用内存中读取一个指令字的最短时间来规定CPU周期。
一条指令至少需要两个CPU周期，其中，取指周期需要一个CPU周期，执行周期需要一个CPU周期。
取指周期：CPU 从指存中取出指令；对程序计数器PC+1，以便为取下一条指令做好准备；对指令操作码进行译码或测试，以便确定进行什么操作。
执行周期：CPU根据对指令操作码的译码或测试进行指令所要求的操作

6.控制器的控制方式
在任何情况下，已定的指令在执行时所需的周期数和时钟周期数都是固定不变的，称为同步控制方式；
每条指令，每个操作控制信号需要多少时间就占用多少时间，用异步控制方式形成的操作控制序列没有固定的CPU周期数或严格的时钟周期与之同步；
联合控制方式为同步控制和异步控制相结合的方式。

7.微命令和微操作
控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而执行部件接受委命令后所进行的操作叫做微操作。
微操作，可分为相容性和相斥性两种。
所谓相容性的微操作，是指同时或同一个CPU周期内可以并行执行的微操作；所谓相斥性的微操作，是指不能在同时或不能在同一个CPU周期内并行执行的微操作。

8.微程序控制器
微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。控制存储器用来存放实现全部指令系统的微程序，它是一种只读性存储器；
微指令寄存器用来存放由控制存储器读出的一条微指令信息；
地址转移逻辑，用来修改微地址。

9.微命令编码
直接表示法：操作控制字段中的每一位代表一个微命令；
编码表示法是把一组相斥性的微命令信号组成一个小组，然后通过小组译码器对每一个微命令信号进行译码，译码输出作为操作控制信号；
混合表示法是把直接表示法和字段编码法混合使用。

10.微地址的形成方法
计数器方式：同用程序器计数来产生机器指令地址的方法相类似;
多路转移方式：一条微指令具有多个转移分支的能力称为多路转移。

11.微指令格式
一次能定义并执行多个并行操作微命令的微指令叫做水平型微指令；
微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能称为垂直型微指令。
水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差；水平型微指令执行一条指令的时间短，垂直型微指令执行时间比较长；由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点，垂直型微指令则相反；水平型微指令用户难以掌握，垂直型微指令比较容易掌握。

12.并行处理技术
时间并行指时间重叠在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠的使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度；
空间并行指资源重复在并行性概念中引入空间因素，以数量取胜为原则来大幅度提高计算机的处理速度；
时间并行加空间并行，指时间重叠和资源重复的综合应用

13.RISC机器三要素
一个有限的简单指令集，CPU配备大量的通用寄存器，强调指令流水线的优化

第六章 总线
1.总线的定义
总线是构成计算机系统的互联结构，是多个系统功能部件之间进行数据传送的公共通路。

2.总线的特性
机械特性（尺寸、形状、管脚数、排列顺序），
电气特性（传输方向、电平有效范围），
功能特性（数据、地址、控制信号），
时间特性（信号和时序的关系）

3.总线的分类
（1）按数据传输格式
串行传输：只需要一条传输线，成本低廉，广泛应用于长距离传输，应用于计算机内部时可以节省布线空间；在数据发送和接收的时候，要进行拆卸和装配，要考虑串行-并行转换的问题
并行传输：总线的逻辑时序比较简单，电路实现起来比较容易；信号线数量多，占用更多的布线空间，远距离传输成本高，无法持续提升工作频率
（2）按功能
内部总线：CPU内部连接各寄存器及运算部件之间的总线
系统总线：CPU同计算机系统等其他高速功能部件，如存储器，通道等互相连接的总线
I/O总线：中低速I/O设备之间互相连接的总线
（3）按时序控制方式
同步总线：指互联的部件或设备均通过统一的时钟进行同步，在规定的时钟节拍内进行规定的总线操作，来完成部件或设备之间的信息交换。
异步总线：指没有统一的时钟而依靠各部件或设备内部定时操作，所有部件或设备是以信号握手的方式进行，即发送设备和接受设备互用请求和确认信号来协调动作，总线操作时序不是固定的。

4.总线的结构
（1）单总线结构
结构:CPU、主存、IO设备（通过I/O接口）都连接在一组总线上允许I/O设备之间、IO设备和CPU之间或IO设备与主存之间直接交换信息。
优点:结构简单，成本低，易于接入新的设备。
缺点:带宽低、负载重，多个部件只能争用唯一的总线，且不支持并发传送操作。
（2）双总线结构
结构:双总线结构有两条总线，一条是主存总线，用于CPU、主存和通道之间进行数据传送;另一条是I/O总线，用于多个外部设备与通道之间进行数据传送。
优点:将较低速的I/O设备从单总线上分离出来，实现存储器总线和I/O总线分离。
缺点:需要增加通道等硬件设备。
（3）三总线结构
结构:三总线结构是在计算机系统各部件之间采用3条各自独立的总线来构成信息通路,这3条总线分别为主存总线、I/O总线和直接内存访问DMA总线。
优点:提高了I/O设备的性能，使其更快地响应命令，提高系统吞吐量。
缺点:系统工作效率较低。
5.总线的性能指标
（1）总线的传输周期（总线周期）
一次总线操作所需的时间（包括申请阶段、寻址阶段、传输阶段和结束阶段)，通常由若干个总线时钟周期构成。
（2）总线时钟周期
即机器的时钟周期，计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制。
（3）总线的工作频率
总线上各种操作的频率，为总线周期的倒数。实际上指一秒内传送几次数据。
（4）总线的时钟频率
即机器的时钟频率，为时钟周期的倒数。实际上指一秒内有多少个时钟周期。
（5）总线宽度
又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如32根称为32位(bit〉总线。
（6）总线带宽
可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。
总线带宽=总线工作频率×总线宽度(bit/s)=总线工作频率×(总线宽度/8)（B/s)
（7）总线复用
总线复用是指一种信号线在不同的时间传输不同的信息。可以使用较少的线传输更多的信息，从而节省了空间和成本。
（8）信号线数
地址总线、数据总线和控制总线3种总线数的总和称为信号线数。

6.总线仲裁定义
多个主设备同时竞争主线控制权时，以某种方式选择一个主设备优先获得总线控制权称为总线仲裁。

7.总线仲裁分类
按照总线仲裁电路的位置不同，总线仲裁分为集中式仲裁和分布式仲裁。
集中式仲裁方式必有一个中央仲裁器，他受理所有功能模块的总线请求，按优先原则或公平原则进行排队，然后仅给一个功能模块发出授权信号（集中式仲裁包括链式查询方式、计数器定时查询方式、独立请求方式）。
分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。

8.总线传输的四个阶段
1）申请分配阶段:此阶段细分为传输请求和总线仲裁两个阶段。
2）寻址阶段:获得使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次传输的从模块。
3）传输阶段:主模块和从模块进行数据交换，可单向或双向进行数据传送。
4）结束阶段:主模块的有关信息均从系统总线上撤除，让出总线使用权。

9.总线定时
总线定时是指总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，它的实质是一种协议或规则。
（1）同步通信（同步定时方式）
由统一时钟控制数据传送；
优点:传送速度快，具有较高的传输速率;总线控制逻辑简单。
缺点:主从设备属于强制性同步;不能及时进行数据通信的有效性检验，可靠性较差。
同步通信适用于总线长度较短及总线所接部件的存取时间比较接近的系统。
（2）异步通信(异步定时方式)
采用应答方式，没有公共时钟标准；
优点:总线周期长度可变，能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换，自动适应时间的配合。
缺点:比同步控制方式稍复杂一些，速度比同步定时方式慢。
（3）半同步通信
同步、异步结合
（4）分离式通信
充分挖掘系统总线每瞬间的潜力

10.总线标准
概念：总线标准是国际上公布或推荐的互连各个模块的标准，它是把各种不同的模块组成计算机系统时必须遵守的规范。
按总线标准设计的接口可视为通用接口，在接口的两端，任何一方只需根据总线标准的要求完成自身方面的功能要求，而无须了解对方接口的要求。
当代的总线标准大都能支持一下数据传送模式：读/写操作；块传送操作；写后读、读修改写操作；广播、广集操作

第七章 输入输出系统
1.I/O系统基本组成
（1）I/O硬件：包括外部设备、I/O接口、I/O总线等
（2）I/O软件：包括驱动程序、用户程序、管理程序、升级补丁等。通常采用I/O指令和通道指令实现主机和I/O设备的信息交换。
I/O指令：CPU执行的指令，用于控制I/O接口或控制通道
通道指令：通道执行的指令，与CPU机器指令不是一套东西

2.I/O控制方式
程序查询方式: CPU“忙等”慢速设备完成工作，二者串行工作
程序中断方式:设备准备数据时，CPU继续工作。设备准备好之后向CPU发出中断请求，CPU在指令周期的末位检查中断并做出中断响应(执行中断处理程序)
DMA方式:主存与I/O交换信息时由DMA控制器控制，传输完一整块数据才需要中断
通道方式:通过I/O指令启动通道，通道执行通道指令序列，通道程序存放在主存中

3.外部设备
外部设备也称外围设备，是除了主机以外的、能直接或间接与计算机交换信息的装置。
（1）输入设备：用于向计算机系统输入命令和文本、数据等信息的部件。键盘和鼠标是最基本的输入设备。
（2）输出设备：用于将计算机系统中的信息输出到计算机外部进行显示、交换等的部件。显示器和打印机是最基本的输出设备。
（3）外存设备：是指除计算机内存及CPU缓存等以外的存储器。硬磁盘、光盘等是最基本的外存设备。

4.外存储器
计算机的外存储器又称磁表面存储设备。所谓磁表面存储，是使用某些磁性材料薄薄的涂在金属铝或塑料表面做载磁体来存储信息。磁盘存储器、磁带存储器均属于磁表面存储器。
磁表面存储器
优点：存储容量大，位价格低；记录介质可以重复使用；记录信息可以长期保存而不丢失，甚至可以脱机存档；非破坏性读出，读出时不需要再生信息。
缺点：存取速度慢，机械结构复杂，对工作环境要求高。
（1）磁盘存储器
①磁盘设备的组成
存储区域：磁头、柱面、扇区
硬盘存储器：磁盘驱动器、磁盘控制器、盘片
②性能指标
容量：一个磁盘所能存储的字节总数称为磁盘容量。磁盘容量有非格式化容量和格式化容量之分。非格式化容量是指磁记录表面可以利用的磁化单元总数。格式化容量是指按照某种特定的记录格式所能存储信息的总量。
记录密度
指盘片单位面积上记录的二进制的信息量，通常以道密度、位密度和面密度表示。道密度是沿磁盘半径方向单位长度上的磁道数;位密度是磁道单位长度上能记录的二进制代码位数;面密度是位密度和道密度的乘积。

平均存取时间
平均存取时间=寻道时间(磁头移动到目的磁道)+旋转延迟时间( 磁头定位到所在扇区)+传输时间(传输数据所花费的时间)
数据传输率
磁盘存储器在单位时间内向主机传送数据的字节数，称为数据传输率。
③磁盘地址
驱动器号|柱面（磁道）号|盘面号|扇区号
④工作过程
寻址、读盘、写盘；串行读写
（2）磁盘阵列RFID
利用磁盘廉价的特点提高存储性能、可靠性和安全性
（3）光盘存储器
CD-ROM、CD-R、CD-RW、DVD-ROM
（4）固态硬盘SSD
采用Flash Memory记录数据，由E2PROM发展而来

5.I/O接口
（1）概念
I/O接口又称I/O控制器、设备控制器，负责协调主机与外部设备之间的数据传输
（2）工作原理
发命令:发送命令字到I/O控制寄存器，向设备发送命令(需要驱动程序的协助)
读状态:从状态寄存器读取状态字，获得设备或I/O控制器的状态信息
读/写数据:从数据缓冲寄存器发送或读取数据，完成主机与外设的数据交换
（3）结构及其作用
数据缓冲寄存器（DBR）：暂存即将输入输出的数据；主机和外设的速度匹配
状态/控制寄存器：命令字（CPU对设备发出的具体命令），状态字（设备的状态信息，供CPU检查）
串-并转换机构：数据格式的转化
I/O控制逻辑：根据命令字向设备发出控制信号
地址译码逻辑：将地址信号映射到指定的I/O端口
（4）I/O端口
概念：指I/O控制器中可以被CPU直接访问的寄存器。
统一编址
把I/O端口当做存储器的单元进行地址分配，用统一的访存指令就可以访问I/O端口，又称存储器映射方式。靠不同的地址码区分内存和I/O设备，I/O地址要求相对固定在地址的某部分。优点:不需要专门的输入/输出指令，所有访存指令都可直接访问端口，程序设计灵活性高；端口有较大的编址空间；读写控制逻辑电路简单。缺点:端口占用了主存地址空间，使主存地址空间变小；外设寻址时间长(地址位数多，地址译码速度慢)
独立编址
I/O端口地址与存储器地址无关，独立编址CPU需要设置专门的输入/输出指令访问端口，又称I/O映射方式。靠不同的指令区分内存和I/O设备。优点:使用专用I/O指令，程序编制清晰；I/O端口地址位数少，地址译码速度快；I/O端口的地址不占用主存地址空间。缺点:I/O指令类型少，一般只能对端口进行传送操作；程序设计灵活性差；需要CPU提供存储器读/写、I/O设备读/写两组控制信号，增加了控制逻辑电路的复杂性
（5）类型
按数据传送方式：并行接口、串行接口
按主机访问I/O设备的控制方式：程序查询接口、中断接口、DMA接口
按功能选择的灵活性：可编程接口、不可编程接口

6.程序查询方式
CPU一旦启动I/O，必须停止现行程序的运行，并在现行程序中插入一段程序。
特点:CPU有“踏步”等待现象，CPU与I/O串行工作。
优点:接口设计简单、设备量少。
缺点:CPU在信息传送过程中要花费很多时间用于查询和等待，而且如果采用独占查询,则在一段时间内只能和一台外设交换信息，效率大大降低。
独占查询:CPU100%的时间都在查询I/O状态，完全串行
定时查询:在保证数据不丢失的情况下，每隔一段时间CPU就查询一次I/O状态。查询的间隔内CPU可以执行其他程序

7.程序中断方式
（1）中断的基本概念
程序中断是指在计算机执行现行程序的过程中，出现某些急需处理的异常情况或特殊请求，CPU暂时中止现行程序，而转去对这些异常情况或特殊请求进行处理，在处理完毕后CPU又自动返回到现行程序的断点处，继续执行原程序。
（2）中断的工作流程
中断请求
中断源向CPU发送中断请求信号。
中断响应
响应中断的条件。
中断判优:多个中断源同时提出请求时通过中断判优逻辑响应一个中断源。
中断处理
中断隐指令；中断服务程序。
（3）中断请求分类

（4）CPU响应中断的条件
中断源有中断请求。
CPU允许中断即开中断。
一条指令执行完毕，且没有更紧迫的任务。
CPU响应中断的时间是在每条指令执行阶段的结束时刻。
（5）中断判优
实现：中断判优既可以用硬件实现，也可用软件实现。硬件实现是通过硬件排队器实现的，它既可以设置在CPU中，也可以分散在各个中断源中;软件实现是通过查询程序实现的。
优先级设置：
硬件故障中断属于最高级，其次是软件中断;
非屏蔽中断优于可屏蔽中断;
DMA请求优于I/O设备传送的中断请求
高速设备优于低速设备
输入设备优于输出设备;
实时设备优于普通设备。
（6）中断处理过程
中断隐指令主要任务：关中断（保护中断现场）；保存断点（保证中断服务程序执行完毕后能正确返回原来的程序）；引出中断服务程序（实质就是取出中断服务程序的入口地址并传送给程序计数器PC）
中断服务程序主要任务:保护现场（保存通用寄存器和状态寄存器的内容）；中断服务；恢复现场（通过出栈指令或取数指令把之前保存的信息送回寄存器中）

8.多重中断
（1）概念
单重中断:执行中断服务程序时不响应新的中断请求。
多重中断:又称中断嵌套，执行中断服务程序时可响应新的中断请求。
（2）中断屏蔽技术
中断屏蔽技术主要用于多重中断，CPU要具备多重中断的功能，须满足下列条件：
①在中断服务程序中提前设置开中断指令。
②优先级高的中断源有权中断优先级别低的中断源。

9.DMA（直接访问内存）方式
DMA，是一种完全由硬件执行I/O交换的工作方式。主要优点是速度快
（1）DMA控制器
主要功能
传送前：接受外设的DMA请求，向CPU发出总线请求;接管总线控制权；
传送时：管理总线，控制数据传送;确定主存单元地址及长度，能自动修改对应参数；
传送后：向CPU报告DMA操作的结束
组成
主存地址计数器:存放要交换数据的主存地址
传送长度计数器:记录传送数据的长度
数据缓冲寄存器:暂存每次传送的数据
DMA请求触发器:设备准备好数据后将其置位
控制/状态逻辑:由控制和时序电路及状态标志组成
中断机构:数据传送完毕后触发中断机构，提出中断请求
（2）传送过程
预处理:CPU完成寄存器初值设置等准备工作
数据传送:CPU继续执行主程序，DMA控制器完成数据传送
后处理:CPU执行中断服务程序做DMA结束处理
（3）传送方式
停止CPU访存:需要数据传送，停止CPU访存，总线控制权交给DMA控制器
交替访存:将CPU周期分为DMA访存和CPU访存两个部分
周期挪用(周期窃取):I/0设备需要访存时，挪用一个或几个存取周期
（4）特点
它使主存与CPU的固定联系脱钩，主存既可被CPU访问，又可被外设访问。
在数据块传送时，主存地址的确定、传送数据的计数等都由硬件电路直接实现。
主存中要开辟专用缓冲区，及时供给和接收外设的数据。
DMA传送速度快，CPU和外设并行工作，提高了系统效率。
DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理。
（5）与中断方式的区别