ICC 图文学习——LAB3:Placement 布局

本文详细介绍了在ASIC设计中,使用ICC进行布局和优化的过程,包括布局设置和检查、DFT(可测试性设计)配置、电源设置、布局优化以及增量优化。内容涵盖时序和优化控制、扫描链的建立、功耗优化、标准单元摆放以及拥塞分析,旨在确保设计的可测试性、低功耗和良好布局。
摘要由CSDN通过智能技术生成

floorplan完成了芯片的整体规划后,需要对标准单元进行摆放。布局阶段主要内容包括:
· 完成布局和时序优化的设置
· 完成DFT和功耗优化的设置
· 完成标准单元位置的摆放
· congestion、timing和功耗的分析
· 逻辑增量优化



相关文件的准备:
orca_lib.mw/CEL
ORCA_floorplanned    ORCA设计经过设计规划后,以Milkway格式保存
scripts/
input_toggle_rate.tcl    用于设置输入端口的统计切换速率的脚本
ndr.tcl    包含定义非默认时钟布线规则命令的脚本
opt_ctrl.tcl    时序和优化控制
design_data/
OECA_TOP.scandef    在扫描链重组期间使用的扫描链信息
.synopsys_dc.setup scripts/:设置的变量

1. 布局设置和检查

  1. 启动ICC GUI模式
cd lab3_placement
icc_shell -gui
  1. 打开经过设计规划后的设计(先打开设计库,再打开ORCA_floorplanned设计单元),如下图:
    在这里插入图片描述
  2. 进行时序和优化控制
source scripts/opt_ctrl.tcl
  1. 进行macro的固定。一般情况下,macro在布局规划阶段已被fix住,但为了防止在更改macro位置后,忘记将其fix住,所有最好再次进行macro的固定。
set_dont_touch_placement [all_macro_cells]
  1. 检查route layer是否设置正确(是否有忽略的layer),否则会影响congestion map的准确性
report_ignored_layers
  1. 检查标准单元摆放约束(被放置在metal2-metal4下,且没有发生DRC违反)
report_pnet_options

在这里插入图片描述<

  • 9
    点赞
  • 48
    收藏
    觉得还不错? 一键收藏
  • 4
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值