STM32 CubeIDE（五）AMBA与时钟树

STM32 CubeIDE（五）AMBA与时钟树

AMBA

AMBA（Advanced Microprocessor Bus Architecture）是ARM公司提出的一种开放性的SoC总线标准，广泛的应用于RISC内核，已成为一种流行的工业标准片上结构。
AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

STM32F407也采用了AMBA标准，需要关注的是AHB、APB1、APB2这三条总线。
AHB总线应用于高性能模块之间的链接，如CPU、DMA、存储器、摄像头、以太网等。
APB1为慢速外围总线，下挂TIM2-TIM5、串口2-5、SPI2-SPI3、IIC、CAN等。
APB2为快速外围总线，下挂TIM1、TIM8、TIM9-TIM11、串口1、串口6、SPI1、ADC等。

时钟树
时钟是单片机运行的基础，时钟信号推动单片机内各个部分执行相应的指令。时钟系统就是CPU的脉搏，决定cpu速率，像人的心跳一样 只有有了心跳，人才能做其他的事情，而单片机有了时钟，才能够运行执行指令，才能够做其他的处理 (点灯，串口，ADC)，时钟的重要性不言而喻。

STM32本身十分复杂，外设非常多 但我们实际使用的时候只会用到有限的几个外设，使用任何外设都需要时钟才能启动，但并不是所有的外设都需要系统时钟那么高的频率，为了兼容不同速度的设备，有些高速，有些低速，如果都用高速时钟，势必造成浪费 并且，同一个电路，时钟越快功耗越快，同时抗电磁干扰能力也就越弱，所以较为复杂的MCU都是采用多时钟源的方法来解决这些问题。所以便有了STM32的时钟系统和时钟树。

①HSE 高速外部时钟信号

HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率从 4-26MHZ不等。当使用有源晶振时，时钟从 OSC_IN 引脚进入，OSC_OUT 引脚悬空，当选用无源晶振时，时钟从 OSC_IN 和 OSC_OUT 进入，并且要配谐振电容。如果我们使用 HSE 或者 HSE 经过 PLL 倍频之后的时钟作为系统时钟 SYSCLK， 当 HSE 故障时候，不仅 HSE 会被关闭，PLL 也被关闭，此时高速的内部时钟时钟信号HSI 会作为备用的系统时钟，直到 HSE 恢复正常，HSI=16M。

②锁相环 PLL

PLL 的主要作用是对时钟进行倍频，然后把时钟输出到各个功能部件。PLL 有两个，一个是主 PLL，另外一个是专用的 PLLI2S，他们均由 HSE 或者 HSI 提供时钟输入信号。

主 PLL 有两路的时钟输出，第一个输出时钟 PLLCLK 用于系统时钟，F407 里面最高是 168M，第二个输出用于 USB OTG FS 的时钟（48M）、RNG 和 SDIO 时钟（<=48M）。专用的 PLLI2S 用于生成精确时钟，给 I2S 提供时钟。

HSE 或者 HSI 经过 PLL 时钟输入分频因子 M（2~63）分频后，成为 VCO 的时钟输入，
VCO 的时钟必须在 1~2M 之间，我们选择 HSE=25M 作为 PLL 的时钟输入，M 设置为 25，
那么 VCO 输入时钟就等于 1M。

VCO 输入时钟经过 VCO 倍频因子 N 倍频之后，成为 VCO 时钟输出，VCO 时钟必须在 192~432M 之间。我们配置 N 为 336，则 VCO 的输出时钟等于 336M。如果要把系统时钟超频，就得在 VCO 倍频系数 N 这里做手脚。PLLCLK_OUTMAX = VCOCLK_OUTMAX/P_MIN = 432/2=216M，即 F407 最高可超频到 216M。

VCO 输出时钟之后有三个分频因子：PLLCLK 分频因子 p，USB OTG FS/RNG/SDIO时钟分频因子 Q，分频因子 R（F446 才有，F407 没有）。p 可以取值 2、4、6、8,我们配置为 2，则得到 PLLCLK=168M。Q 可以取值 4~15，但是 USB OTG FS 必须使用 48M，
Q=VCO 输出时钟 336/48=7。

PLL 的时钟配置经过，稍微整理下可由如下公式表达：
VCOCLK_IN = PLLCLK_IN / M = HSE / 25 = 1M
VCOCLK_OUT = VCOCLK_IN * N = 1M * 336 = 336M
PLLCLK_OUT=VCOCLK_OUT/P=336/2=168M
USBCLK = VCOCLK_OUT/Q=336/7=48M

③系统时钟 SYSCLK
系统时钟来源可以是：HSI、PLLCLK、HSE，具体的由时钟配置寄存器 RCC_CFGR的 SW 位配置。我们这里设置系统时钟：SYSCLK = PLLCLK = 168M。如果系统时钟是由HSE 经过 PLL 倍频之后的 PLLCLK 得到，当 HSE 出现故障的时候，系统时钟会切换为HSI=16M，直到 HSE 恢复正常为止。

④AHB 总线时钟 HCLK
系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 AHB 总线时钟，即 HCLK，分频因子可以是:[1,2,4，8，16，64，128，256，512]，具体的由时钟配置寄存器RCC_CFGR 的 HPRE 位设置。片上大部分外设的时钟都是经过 HCLK 分频得到，至于 AHB总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB 的时钟即可。我们这里设置为 1 分频，即 HCLK=SYSCLK=168M。

⑤APB2 总线时钟 PCLK2
APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到，分频因子可以是:[1,2,4，8，16]，具体由时钟配置寄存器 RCC_CFGR 的 PPRE2 位设置。HCLK2 属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 ADC、USART1、SPI1等。至于 APB2 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB2 的时钟即可。我们这里设置为 2 分频，即 PCLK2 = HCLK /2= 84M。

⑥APB1 总线时钟 PCLK1
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4， 8，16]，具由时钟配置寄存器 RCC_CFGR 的 PPRE1 位设置。HCLK1 属于低速的总线时钟，最高为 42M，片上低速的外设就挂载到这条总线上，比如USART2/3/4/5、SPI2/3，I2C 等。至于 APB1 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB1 的时钟即可。我们这里设置为 4 分频，即 PCLK1 = HCLK/4 = 42M。

使用CubeIDE或CubeMX可以快速配置RCC时钟树。