- 博客(4)
- 收藏
- 关注
RSS订阅原创 二位十进制计数器 Verilog-modelsim
##tb.v (tb)`timescale 1ns/100ps module tb; reg clk, rst; wire [7:0] dout; initial begin clk = 1'b0; forever #5 clk = ~clk; end initial begin ...
2020-01-11 12:58:17
6099
原创 二选一多路选择器 Verilog-modelsim
##tb.v (tb)`timescale 1ns/100ps module tb; reg ain, bin; reg select; initial begin ain = 1'b0; forever #5 ain = ~ain; end initial begin ...
2020-01-11 12:53:51
3823
原创 全加器 Verilog-modelsim
##tb.v (tb)`timescale 1ns/100ps module tb; reg ain, bin; reg cin; initial begin ain = 1'b0; forever #5 ain = ~ain; end initial begin ...
2020-01-11 12:47:25
1653
原创 8-3优先编码器 Verilog-modelsim
#8-3优先编码器 Verilog-modelsim##tb.v (tb)`timescale 1ns/1ns module tb; reg [7:0] din; wire [2:0] dout; initial begin din = 8'b00000000 ; forever #5 din...
2020-01-11 12:41:06
9470
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人