Verilog中pullup(scl)和assign (weak0, weak1) scl = 1‘b1的区别

最新推荐文章于 2024-04-07 15:00:01 发布
最新推荐文章于 2024-04-07 15:00:01 发布
阅读量6.6k 收藏 17
点赞数 1
分类专栏： Verilog 文章标签： pullup pulldown strength
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Michael177/article/details/122464047
版权

在Verilog中经常会遇到pullup、pulldown和assign (strength0, strength1)，那么它们究竟有什么区别？

它们之间的区别主要是语法和驱动强度。
pullup、pulldown看做是门级原语，assign语句看做是RTL。

SystemVerilog接口不允许门级原语。如果是用来写ip，应该使用assign语句。
一些工具，像静态时序分析，期望用门级原语建模，而不是RTL，这时应该使用pullup、pulldown来代替。

pullup、pulldown默认的驱动强度是pull，assign语句默认的驱动强度是strong。

Alfred.HOO
关注
  • 1
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Verilog中-reg和wire-用法和区别以及always和assign的区别.pdf
09-27
非常好用的总结，Verilog中-reg和wire-用法和区别以及always和assign的区别
A51_veriloghdl_a5/1_
10-02
A5/1流密码算法的verilog hdl语言实现
后仿遇到违例
messi_cyc的专栏
02-17 1751
后仿
verilog中的pullup和pulldown是什么意思
最新发布
万方名的博客
04-07 487
在Verilog中，pullup和pulldown是用来模拟上拉和下拉电阻的。pullup将信号拉高到逻辑高电平，通常用于确保当没有其他驱动时，信号默认为高电平。相反，pulldown将信号拉低到逻辑低电平，确保在无驱动时信号默认为低电平。这两者常见于数字电路设计，用于提供稳定的逻辑电平，避免悬空状态。
verilog中pullup和pulldown的用法
热门推荐
Alfred的博客
12-22 1万+
pullup、pulldown的用法： pullup或pulldown只对对当前无驱动的线wire才会有作用，若有驱动应该按照驱动信号来决定！ 当线wire为z时，pullup或pulldonw才起作用！ 也就是‘Z’可以变成‘1’或‘0’，而不是‘0’能变‘1’（‘1’变‘0’），否则就跟你设计想法不一样了。 以下的例子进一步说明了这个问题： `timescale 1ns/1ps module test(); reg a; reg d; wire b; wire c; wire e; reg clk;
电阻（4）之上拉电阻与下拉电阻详解
weixin_30693683的博客
02-04 3486
原文地址点击这里： 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。如果拉电阻用于输入信号引脚，通常的作用是将信号线...
关于学习FPGA，Verilog HDL，的基本知识（二）
m0_63762471的博客
05-21 594
关于Verilog HDL 程序块的进一步学习 补充程序格式说明 . module 模块名(端口名1,端口名2,端口名3,...); 端口类型说明(input,ouput,inout); 参数定义（可选）; 数据类型定义(wire,reg等); 实例化低层模块和基本门级元件; 连续赋值语句(assign); 过程块结构(initial 和 always) 行为描述语句; endmodule 7、行为型描述方式。行为型描述侧重于...
weak和assign的区别-正确使用weak、assign
天方夜歌的博客
07-24 2332
一、区别 1.修饰变量类型的区别 weak 只可以修饰对象。如果修饰基本数据类型，编译器会报错-“Property with ‘weak’ attribute must be of object type”。 assign 可修饰对象，和基本数据类型。当需要修饰对象类型时，MRC时代使用unsafe_unretained。当然，unsafe_unretained也可能产生野指针，所以它名字是
assign vs weak
跟风的eassy的博客
11-10 360
strong 和 weak 是在arc后引入的关键字，strong类似于retain，引用时候会引用计算+1，weak相反，不会改变引用计数。 weak和assign都是引用计算不变，两个的差别在于，weak用于object type，就是指针类型，而assign用于简单的数据类型，如int BOOL 等。 assign看起来跟weak一样，其实不能混用的，assign的变量在释放后并不设置为
verilog week1
weixin_44431555的博客
10-08 444
verilog 1.verilog实现补码运算 1.1 补码转换规则 为了方便计算，计算机中所有的数的形式都是以补码的形式存储。 补码的转换规则如下： 1.（正数）补码=（正数）本身 2.（负数）补码=（负数非符号位）取反加一 如果我们设置数字为无符号数，那么其遵循转换规则1即可 如果我们设置数字为有符号数，那么其正数遵循转换规则1，负数遵守规则2。 1.2 补码运算规则 在计算机中补码运算规则如下： 正数+正数=>(正数)补码+（正数）补码=（正数）补码 负数+负数=>（负数）补码+（负数）
assign和weak的区别
11-27 342
weak: __weak ，是一个弱指针，不会让引用计数加 1，如果指向对象被销毁，指针会自动清空。 assign：__unsafe__unretained修饰，不会让引用计数器加 1，如果指向对象被销毁，指针不会被清空。如果用retain修饰UIView这类OC的类，会造成使用过程中的坏内存访问。 转载于:https://www.cnblogs.com/LYW1993-1024/p...
weak和assign的区别
zyk5219的博客
12-14 871
1.weak： (1).在 ARC 中,在有可能出现循环引用的时候,往往要通过让其中一端使用 weak 来解决,比如: delegate 代理属性。 (2).如果自身已经对它进行一次强引用，没有必要再强引用一次时也会使用 weak 。比如：自定义 IBOutlet 控件属性一般也使用 weak ，当然也可以使用 strong 。 2.assign： 用于基础数据类型(例
EDA/PLD中的Verilog HDL的real和realtime类型
12-09
实数寄存器（或实数时间寄存器）使用如下方式说明：//实数说明：real real_reg1, real_reg2, . . ., real_regN;...　当将值x和z赋予real类型寄存器时，这些值作0处理。real RamCnt;. . . RamCnt = 'b01x
verilog代码.zip_VJ1_Verilog包含_fir_巴克码 Verilog
07-14
包含三个源码以及测试文件，一个是频率计一个是FIR滤波器，一个是巴克码序列检测器
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程文件.zip
05-10
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程 module f_13(clk_50M,f_13); input clk_50M; //输入时钟,50M,20ns output f_13; //输出4分频，占空比为1:3 reg f_13; //分频寄存器 reg[2:0] cnt; ...
拉电阻
lxthh611905的博客
02-02 331
上拉电阻与下拉电阻 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。 如果拉电阻用于输入信号引脚，通常的作用是将信号线强制箝位至某个电平，以防止信号线因悬空而出现不确定的状态，继而导致系统出现不期望的状态，如下图所示： 在实际应用中，1
weak 和 assign 的区别！！！
weixin_30700977的博客
11-01 96
1.修饰变量的区别： （1）weak 只可以修饰对象，如果修饰基本数据类型，则编译器报一下错误。 (2) assign 既可以修饰对象，也可以修饰基本数据类型。 2.是否产生野指针区别： （1）weak 不会产生野指针问题，因为 weak 修饰的对象释放后（引用计数器值为0），指针会自动被置nil，之后再向该对象发消息也不会崩溃，所以 weak 是安全的。 （2）assign 如果修饰对...
关于weak和assign那点事儿
summey_wang的博客
08-23 325
1.非ARC  1> copy : 只用于NSString/block    2> retain : 除NSString/block以外的OC对象  3> assign : 基本数据类型、枚举、结构体（非OC对象），当2个对象相互引用，一端用retain，一端用assign 2.ARC  1> copy : 只用于NSString/block  2> strong : 除NSStrin
verilog里1'b1 ==和==1‘b1
08-25
在Verilog中，1'b1和==1'b1是等效的。它们都表示一个1位的二进制数，等于二进制数1。所以1'b1 == 1'b1的结果是1，即真。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *3* [Verilog中“==”和“===”的区别](https://blog.csdn.net/CLL_caicai/article/details/108210576)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* [Verilog/SystemVerilog中==和===的区别](https://blog.csdn.net/majingjaor/article/details/104618851)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值