基于 NIOSII 软核的流水灯实验

一、QSYS和Nios II

Qsys是Altera公司为其FPGA上定制实现的SOPC框架，Qsys系统集成工具知道生成互联逻辑，连接IP核功能和子系统，从而显著节省了时间，减轻了FPGA设计工作量。

Qsys是Quartus II中的一个系统集成工具，它是用来搭建、开发以及维护“系统”的平台，这个系统通常是指以Nios II处理器为核心的嵌入式系统。利用Qsys所搭建的一个基本的嵌入式系统包含系统时钟、Nios II处理器、JTAG接口、ROM和RAM等

Nios II CPU是QSYS系统中最为核心的一个IP核，相比于前一代，nios II从16位升级为32位，因此性能更高，占用FPGA资源更少。Nios II处理器系统包括三种不同等级内核可供用户配置——快速（Nios II/f）、标准（Nios II/s）和经济型（Nios II/e），三种不同等级Nios II处理器的特性如下，所有这些内核共享32位指令集体系，与二进制代码100%兼容。

二、基于NIOS-II软核流水灯实现

1、实验目的
（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。
2、实验设备
硬件：PC 机、DE2-115 FPGA 实验开发平台；
软件：Quartus Prime 、Platform Designer、Nios II SBT
3、实验内容
使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus II 工程中编译基于 Nios II 的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA 进行调试运行。

（一）硬件设计

1.建立新项目（步骤与 EDA 设计时一样）

启动 Quartus II 软件，选择File->New Project Wizard，在出现的界面下先Next，填写工程的路径和名称，然后接着Next，直到出现下面界面并进行相应操作。接着一路Next，直到Finish，完成工程的创建。

2.进行 Qsys 系统设计

（1）点击 Tools 下拉菜单下的Qsys,出现如图对话框：

启动Qsys后，点击save as，命名为kernel，然后OK

鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为为 50M

①添加Nios II 32-bit CPU在component library标签栏找到Nios II Processor，然后点击add；

在Nios Core栏中选择Nios II/f选项，其他保持默认选项

在 ”Caches and Memory Interfaces” 标签栏中保持默认设置（Instruction Cache 选择4Kbytes）

在 ”Advanced Features” 标签栏中保持默认设置

在 ”MMU and MPU Settings” 标签栏中保持默认设置

在 ”JTAG Debug Module” 标签栏中保持默认设置

点击 Finish 回到 Qsys 界面
将 nios2_qsys_0 重命名为 cpu，点击 ”Rename” 即可重新命名