随机读写存储器 (SRAM存储器 && DRAM存储器)

本文介绍了SRAM和DRAM存储器的基本结构和工作原理,包括SRAM的存储体、地址译码器、I/O电路和DRAM的刷新机制。同时讨论了存储器与CPU的连接方式、存储器的读写周期以及不同类型的存储器扩展方法。
摘要由CSDN通过智能技术生成

基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。

SRAM存储器的组成

存储体 :存储单元的集合,通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。   

地址译码器 :将用二进制代码表示的地址转换成输出端的高电位,用来驱动相应的读写电路,以便选择所要访问的存储单元。地址译码有两种方式。

               表3.3 地址译码的两种方式

 单译码

 适用于小容量存储器

  一个地址译码器

 双译码

 适用于大容量存储器

  X向和Y向两个译码器。

 

  

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值