VHDL复习笔记（一）

VHDL复习笔记（一）

1. 数字系统的设计流程
（1）明确设计要求，确定系统的输入/输出
  在具体设计前，详细分析设计要求、确定系统输入/输出信号是必要的。
（2）确定整体设计方案
  对于一个具体的设计可能有多个不同的方案，确定方案时，对性能可靠性等方面进行综合考虑，最终确定设计方案。
（3）自顶向下的模块化设计方法
  数字系统通常有两种设计方式:第一种是自上而下的设计方法，第二种是自下而上的设计方法。
  自底向上的设计过程是从最底层的设计开始。设计硬件时，首先选择具体的元器件，用这些元器件通过逻辑电路设计，完成系统中各独立功能模块的设计，再把这些功能模块连接起来，总装成完整的硬件系统。
  自底向下的设计方法是在顶层设计中，把整个系统看成是包含输入输出端口的单个模块，对系统级进行仿真、纠错，然后对顶层进行功能框图和结构划分，即从整个系统的功能出发，按一定原则将系统分成若干个子系统，再将子系统分成若干个功能模块，再将功能模块分成若干小的模块，直至分成许多基本模块实现。
  模块分割的一般要求如下：

• 各个模块之间逻辑关系明确。
• 各个模块内部逻辑功能集中，且易于实现。
• 各个模块之间的接口尽量少。

（4）数字系统设计
数字系统设计可以在以下几个层次上进行；
1）选用通用集成电路芯片构成数字系统。
2）应用可编程逻辑期间实现数字系统。
3）设计专用集成电路。
2. 可编程逻辑器件简介
   CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）两者的功能基本相同，但是原理有所不同，所以有时候可以忽略两者的区别。同时，不同的厂家对可编程逻辑器件的叫法也不尽相同。Xilinx公司把基于查找表技术、SRAM工艺、要外挂配置用的E²PROM的可编程逻辑器件叫FPGA；把基于乘积项技术、Flash工艺（类似于E²PROM）的可编程逻辑器件叫CPLD。Altera公司把自己的可编程逻辑器件产品中的MAX系列**（乘积项技术，E²PROM）、FLEX系列（查找表技术，SRAM工艺）都叫做CPLD**，而把也是SRAM工艺、基于查找表技术、要外挂配置用的FLEX系列的EPROM，叫做FPGA。
3. 集成电路设计工具
（1）设计输入工具
   设计输入编译器可以接受不同的设计输入方式，如原理图输入方式、状态图输入方式、波形图输入方式以及HDL文本输入方式。各PLD器件厂家一般都有自己的设计输入编辑器，如Cadence的Compoar、Viewlogic的Viewdraw，但其设计FPGA/CPLD的工具大都可以作为IC的设计输入工具，如Xilinx的Foundation、ISE，QuartusII和Modelsim FPGA等。
（2）仿真工具
   数字系统的设计中，行为模型的表达、电子系统的建模、逻辑电路的验证以及门级系统的测试，都离不开仿真器的模拟检测。按处理的硬件描述语言，仿真器可分为VHDL仿真器、verilog仿真器。按仿真的电路的描述级别的不同，HDL仿真器可以独立或综合完成系统级仿真、行为级仿真、RTL级仿真和门级时序仿真。
   几乎每个公司的EDA产品都有仿真工具。Verilog-XL、NC-verilog用于verilog仿真，leapfrog用于VHDL仿真，Analog Artist用于模拟电路仿真。Viewlogic仿真器有VIewsim门级电路仿真器、speedwave VHDL仿真器、VCS-verilog仿真器。Mentor Graphics有其子公司Model Tech出品的VHDL/Verilog双仿真器Modelsim。Cadence、Synopsys用的是VSS（VHDL仿真器）。现在的趋势。
（3）综合工具
综合工具可以把HDL变成门级网表。
（4）布局布线工具
（5）物理验证工具
物理验证工具包括版图设计工具、版图验证工具、版图提取工具等。其中Dracula、Virtuoso、Vampire等物理验证工具有很多人使用。
（6）模拟电路仿真工具
4. PLD设计工具
   可编程逻辑器件的基本设计方法借助EDA工具软件，用原理图、状态机、布尔表达式、硬件描述语言等方式进行设计输入，然后形成目标文件，经过下载器或者下载电缆，由目标器件实现。随着可编程逻辑器件应用的日益广泛，制造工艺的不断提高，PLD芯片不仅提供100万以上的逻辑门，还提供丰富的IP芯核库，可以缩短开发时间，降低成本。
5. 硬件描述语言简介
   VHDL语言于20世纪80年代出由美国国防部创建。verilog HDL语言起源于GDA公司，后被Cadence收购。
上述内容主要复习李国丽老师的书，主要包括原理电路图输入和硬件描述语言输入进行电路设计、编译、仿真、底层编辑及PLD器件编程校验，但对功能测试向量、逻辑综合与适配等涉及不多。