ChipScope在线逻辑分析仪的使用方法

庸医~

已于 2022-05-13 18:13:44 修改

阅读量2.3k

点赞数 2

分类专栏： FPGA 文章标签： fpga开发

于 2022-04-23 16:12:55 首次发布

本文链接：https://blog.csdn.net/QUACK_G/article/details/124365350

版权

FPGA 专栏收录该内容

22 篇文章 31 订阅

订阅专栏

一、抓取信号

1、mark_dubug方式

1、将(*mark_debug = "true"*) 添加到需要观察的信号前面。
        (*mark_debug = "true"*) reg [1:0] key_s = 2'b0;
        (*mark_debug = "true"*) reg [1:0] key_s_r = 2'b0;
        (*mark_debug = "true"*) wire en_10ms ;
        (*mark_debug = "true"*) reg [3:0] led_o;
        (*mark_debug = "true"*) wire key_cap;
2、为了观察到信号，先点击Run Synthesis

3、单击Set Up Debug 设置需要观察的信号

以下是我们要观察的信号

以下是这只在线逻辑分析仪的采样深度，使用的是FPGA 的BRAM，以及设置Captrue control，对于这种超慢信号，
XILINX 的在线逻辑分析低于20M 采样速度的，波形窗口就不会显示波形，这个XILINX 也没有特别说明过，但是
通过设置Captrue control，可以用我们这里的en_10ms 来作为扑捉控制，而采样时钟依然用系统时钟。

单击Finish 后会出来下面的原理图设计，可以看到FPGA 编程的本质还是回归电路设计。现在我们使用代码去设计
电路。记得保存，否则无法观察到调试信号。下面的小蚂蚁，就是已经添加调试标记的信号。

4、编译程序

5、下载程序

6、设置触发，以及设置Capture 信号，Captrue mode 一定要设置为BASIC，Window data depth 为采样深度设置为2048 最大，Trigger position inwindow 设置为1024，以上参数都可以根据需要用户自行设置

2、ILA IP核方式

1、添加ILA IP核

2、首先是Ila 的设置，采用Capture Control 功能，利用plus_20us 作为Capture 的采样触发信号，这是我们第一次实现Capture Control 功能，对于Ila 低于20M 的采样时钟会不能正常工作，但是可以用高采样时钟，配合Capture 功能，实现低频的采样，合理利用采样深度。