【ZYNQ-7000开发之十】TGP+VDMA+HDMI搭建视频通路

本编文章在ADI官方HDMI例程的基础上进行修改，实现视频通路，为使用ZYNQ视频处理做好必要准备。

在 【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据 这篇文章中，介绍了如何使用VDMA传输stream类型的视频流数据，本次实验将结合【ZYNQ-7000开发之三】ZYNQ平台的HDMI驱动测试这篇文章，本次实验默认大家已经完成了【ZYNQ-7000开发之三】和【ZYNQ-7000开发之九，至少要完成【ZYNQ-7000开发之三】，本次实验将在【ZYNQ-7000开发之三】的基础上直接修改。
本篇文章的思想是使用TPG产生stream类型的数据，然后用VDMA转换成Memory Map类型的数据写入到DDR3缓存，最后再用VDMA 从DDR3读出来转换成stream类型，发送给HDMI控制器，进而显示在HDMI显示器上。

TGP VDMA等的规范说明可以到官网下载最新版本

本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2
其它：HDMI显示器，串口线

修改硬件系统工程

打开【ZYNQ-7000开发之三】做好的vivado工程，打开Block Design

找到VDMA双击，选中Enable Write Channel，同时设置Memory Map Data Width为64，点击OK

点击Run Connection Automation，在弹出的对话框选择ALL，点击OK

点击ADD IP,添加一个TPG IP Core

双击刚刚添加的TPG,按照如图所示配置,这个主要为了简洁一些，去掉了一些不必要的功能

把TPG的video_out和VDMA的S_