ADC应用及设计误区(1)

        ADC(analog-to-digital converter)在各种电子电路中是必不可少的器件，连接模拟信号与数字信号的桥梁。

 

        没有 ADC，要将模拟信号滤波、求平均等简单功能还可以使用分立 的运放或者专用 的芯片来实现，但是复杂的 FFT 频域分析除了借用仪表将无法进行；而由 ADC 将模拟信号数字化，就可以通过算法实现各种数字滤波、FFT 分析、复杂运算，实现对外界输入信号的多样化分析。

        本文主要讲一些 低速ADC在应用过程中的常见误区。

1. 关于采样率

        采样率顾名思义，就是单位时间内对目标信号的采样频次。图 1 是 ADC 内部简化框图，多通道 ADC 一般由 MUX 选通开关，采样保持电路(SH)，量化单元。从 ADC 的选通开关选中某一路通道，到信号经过采样保持再由量化单元输出一次 ADC 的结果即为一次完成采样。



图 1 ADC 内部结构

        在 ADC 芯片内部采样率指 ADC 内核量化单元在单位时间内对输入信号的转换次数；而在整个电路系统中，则是指单位时间内主控 MCU 或 DSP、FPGA 从 ADC 获取采样结果的频次。

1.1 输入信号频率对采样率影响

        谈到 ADC 芯片的采样率，硬件设计人员往往首先考虑的是要满足香农采样定理，输入信号频率 fin 时，ADC 采样率满足 fsample≥2*fin，而在工程应用设计中，一般使用5~10倍fin。

        输入信号一般为多通道，同时需要考虑 ADC 的通道数。选取 n 路 ADC，则需要 ADC 的采样率至少大于 5~10*n*fin。注意，系统中经常遇到多路 ADC 中，只有部分通道需要快速采样，可以考虑使用单通道采样模式，即需要快速采样时不切换内部的开关，保证 ADC 核只采样当前通道，如此可以降低 ADC core 的采样率要求。

1.2 通信接口对采样率的影响

        系统层面对 ADC 结果获取的频率 f_DATA 才是系统真正看到的采样率；ADC 采样结果生成后，需要通过一定的通信总线传输给主控；如果实时