使用Automatic Identification of Shift Registers 的注意事项

使用Automatic Identification of Shift Registers 的注意事项

如果后端流程中要开启Automatic Identification of Shift Registers的haunted，
在Synthesis和DFT insert两个流程中，都需要设置变量：

set_app_var compile_seqmap_identify_shift_registers true
set_app_var compile_seqmap_identify_shift_registers_with_synchronous_logic true

但是，如果使用是ASCII netlist flow的话，在DFT Insert阶段，除了上面的两个变量之外还要设置变量：

set_app_var compile_seqmap_identify_shift_registers_with_synchronous_logic_ascii true

然后，当执行到 set_scan_state 的时候， DC Ultra会报如下Imformation：

Information: Performing full identification of complex shift registers.
(TEST-1190)

也就是说，DC Ultra会重新对整个Netlist 中的Shift Register重新进行识别，
这样会导致DFT Insert阶段和Synthesis阶段的 Scan FF和 None-Scan FF存在不一致的状况。

如果不希望这样的话，在DC到DFT之间的设计数据传送，最好使用ddc格式的设计文件。这样可以保证DC Ultra在两个阶段看到的shift register都是一致的。