KS的博客

原创 差动对的大信号分析过程（详细推导手写版）

原创 SoC的设计流程

其中 RTL 是一种针对数字集成电路的高级抽象层次，在RTL.级中，设计者不再关注时序逻辑和组合逻辑的连接关系与数量，而仅仅描述寄存器至寄存器之间的逻辑功能，Verilog HDL 与VHDL 均为RTL的硬件描述语言。由于静态时序分析不依赖外部激励，且可以对全部设计进行穷举检查，因此静态时序分析是SOC设计流程中的一项重要步骤，在逻辑综合和布局布线后均需要进行静态时序分析以进行检查。在设计过程中的多个生骤均可利用BDA工具对设计的功耗进行分析，从而指导设计的技术选代。后仿真也被称为时序仿真、门级仿真。

原创 数字电路与模拟电路的区别

直观上讲，数字电路和模拟电路的区别是两者处理信号种类的不同——数字电路通常用数字信号完成对数字量进行算术运算和逻辑运算，数字信号均需要进行采样、量化，形成离散的数值；而模拟电路通常处理连续变化信号，即模拟信号，这种连续通常不仅体现在时域上的连续，还体现在频域中的延伸。模拟电路通常利用晶体管具备对小信号进行放大的特殊作用；由于数字电路具备结构简单，稳定可靠与功耗较低的优点，同时数字信号具备抗干扰能力强的特点，因此数字电路已在计算机、数字通信、数字仪器及家用电器等技术领域中得到广泛的应用，并快速发展。

原创 理想电压源和电流源的输入电阻和输出电阻的特点

输出电阻无穷大：因为理想电流源应提供恒定不变的电流，即不论其两端电压如何变化，流过它的电流都应该是定值，因此希望它的内阻无穷大，根据欧姆定律，此时不论加多大的电压变化在电流表的两端，其流过的电流都不会发生变化。输入电阻无穷大：因为希望作为负载电路接入源电路后，不对原电路产生影响，无穷大的输入电阻可以被视作断路，参考电压表的原理（电压表的输入电阻无穷大，因此并联接在电路两端不会对原电路产生影响）输入电阻为零：同电压表，电流表串联接入电路后希望不对原电路产生影响，因此应该没有电阻，如同一根导线一样。

原创 如何理解电流镜负载的差分对的增益

我们知道最普通的电阻负载的差分对的差分增益是-gmRD，如果我们不希望输出是双端的，而是希望单端输出，那么使用电阻负载的差分对会导致增益变为原先的一半，因此引入了电流镜负载的差分对，它可以在保证增益与原先相同的情况下，将输出从双端改为单端。下面是一个电流镜负载的差分对的基本结构。但是，不要忘记，该电路的上半部分还有个电流镜，Q3会把流过它自身的电流复制一份给到Q4，也就是说，还有个大小为id的电流会流过Q4，汇聚到Vout这个输出点，如下图所示。

原创 Cascade和Cascode在电路中含义的区别

两个电路cascade 是指第一个的输出接到第二个的输入. 在cascode 结构中, 第一个电路是common source amplifier, 第二个电路是common gate amplifier. (以FET 为例)

原创 基于Verilog的简易CPU设计

指令地址寄存器，在我的Verilog程序里也叫Program Counter（PC），CPU需要它去了解下一个指令在RAM中的何处，在没有“跳转”指令发生的前提下，下一条指令所在的地址通常是当前指令的所在地址+1，但如果发生了跳转，则新地址应为上一条指令在RAM中的地址+offset，offset随不同的跳转指令而各不相同（是一个变化的值）。：指令寄存器，用于存放CU从RAM中读到的指令，它也不需要和CU有读写使能的连线，因为它并不会与总线上的其他寄存器产生冲突。如有疑问，欢迎打扰。

原创 C++数据结构：大根堆模板

大根堆模板。

原创 C++数据结构：链表模板

链表模板

原创 C++数据结构：循环队列模板

循环队列模板

原创 C++数据结构：队列模板

队列模板

原创 C++数据结构：栈模板

栈模板

原创 C++合并两个有序链表函数模板

函数接受两个有序链表的头指针作为输入参数，返回升序合并后的链表头指针。

原创 C++反转链表函数模板

该函数接受一个链表的头指针作为参数 返回该链表反转后的头指针。

转载 VCC，VDD，VSS，VEE的区别

VCC、VDD、VEE、VSS是指芯片、分解电路的电源集结点，详细接电源的极性需视器件材料而定。VCC一般是指直接连接到集成或分解电路内部的三极管C极，VEE是指连接到集成或分解电路内部三极管的E极。Vcc是双极器件的正，Vdd多半是单级器件的正（例如：二极管）。3、在场效应管（或COMS器件）中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压（通常Vcc>Vdd），VSS是接地点。场效应管的源极（S）

原创 「HDLBits题解」CS450

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Basic Gates

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Verification: Writing Testbenches

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Build a circuit from a simulation waveform

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBit题解」Finding bugs in code

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Building Larger Circuits

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Finite State Machines

的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。本专栏的目的是分享可以通过。

原创 「HDLBits题解」Cellular automata

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Shift Registers

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Counters

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Latches and Flip-Flops

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Karnaugh Map to Circuit

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 Bias voltage（偏置电压）和 offset voltage（偏移电压）的区别

Offset voltage指的是一个电路的输出在没有输入信号的情况下的零点位置的偏移。在放大器或运算放大器等电路中，由于器件的非理想性质，可能存在输出不为零的情况，即使没有输入信号。总的来说，bias voltage是为了正常工作而施加在电子器件或电路上的电压，而offset voltage是指电路在没有输入信号时输出的偏移。它们有着不同的应用和影响。在放大器、晶体管、集成电路等电子器件中，通过施加适当的偏置电压，可以使器件工作在其线性区域，从而实现更稳定和可控的操作。

原创 「HDLBits题解」Arithmetic Circuits

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Multiplexers

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Ringer

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Bcdadd100

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Adder100i

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Popcount255

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Vector100r

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Gates100

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Reduction

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Conditional

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Always nolatches

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。

原创 「HDLBits题解」Always casez

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。