Zynq 7000 PL和PS通信——使用BRAM

介绍

Xilinx公司的Zynq 7000系列SoC除了有功能强大的FPGA，还集成了带有双核ARM Cortex A9的PS。在协同使用PS和PL时，就不免需要在PS和PL之间进行数据交互。本文主要讲述安装了linux操作系统的PS如何与PL进行数据交互。

1 准备工作

PC环境：win10
vivado版本：2015.4
开发板：ZC706（已安装从SD卡启动的Linux系统）

系统的总体框架如下图所示。利用AXI接口实现PS和PL的通信，PS作为主机，PL作为从机，通过AXI Interconnect分别和两个BRAM的控制器相连。BRAM部分有两个端口，这两个端口都可对这块BRAM进行读写操作。AXI的通信接口由AXI Interconnect和AXI BRAM Controller IP核完成，在PS端，可以将AXI BRAM Controller当做字符设备进行读写操作，在PL端，可以直接对BRAM进行读写操作。其中AXI接口的具体通信过程由IP核完成，在进行应用开发时可以不用太关心。下图这块BRAM的两个端口都连到了PS，没有端口供PL进行操作了，在实际应用中，可以一个端口连到PS，另一个端口由PL控制，然后商量好PS和PL的读写规则即可使用BRAM实现PL和PS的数据传输。

2 PL搭建BRAM

打开vivado，新建一个工程，在选择器件时，选择ZC706评估板（如果不是此评估板，应该根据实际芯片型号选择）。

建好工程后，新建一个bd文件。

在Block Design文件中，添加一个ZYNQ7 Processing System IP核。

双击这个IP核对其进行配置，由于本文所用是官方提供的开发板，可以直接点击Presets -> ZC706使用默认的配置。如果是其他型号，应该按照实际情况进行配置。

然后点击PS-PLConfiguration里，把GP0选择，然后点击ok保存配置。

继续添加IP核，选择AXI BRAM Controller。

添加AXI BRAM Controller后，双击并对齐进行配置，将接口选择为1个。配置完成后以同样的方法再添加一个AXI BRAM Controller。

添加BRAM，并对齐进行配置，将其配置成双端口。


然后把AXI接口的时钟线连上，并选择自动连线。

最终的Block Design如下图所示。

接下来右击bd文件，选择Create HDL Wrapper，并选择Let Vivado manage wrapper and auto-update。


然后点击Address Editor，可以看到两个外设的地址分别为0x40000000和0x420000